apuntes - Pontificia Universidad Católica de Chile

Transcripción

IEE 2782
Laboratorio de Sistemas Digitales
APUNTES
Marcelo Guarini H.
Departamento de Ingenierı́a Eléctrica
Pontificia Universidad Católica de Chile
2003
2
Índice
1 Introducción
1.1 Instrucciones Generales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Guı́a para la preparación de informes . . . . . . . . . . . . . . . . . . . . . . . .
2 Guı́a para el armado de circuitos
2.1 ”Protoboard” . . . . . . . . .
2.2 Circuitos Integrados . . . . . .
2.3 Niveles Lógicos . . . . . . . .
2.4 Salidas Triestado . . . . . . .
2.5 Salidas de Colector Abierto . .
2.6 Entrada H a un integrado TTL
2.7 LEDs . . . . . . . . . . . . .
2.8 Displays de 7 segmentos . . .
2.9 Condensadores . . . . . . . .
2.10 Resistencias . . . . . . . . . .
1
1
4
.
.
.
.
.
.
.
.
.
.
7
7
8
9
10
10
11
12
13
14
14
3 Circuitos Integrados TTL
3.1 Caracterı́sticas de operación y desempeño . . . . . . . . . . . . . . . . . . . . .
3.2 Compuertas TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
17
17
23
4 Circuitos Integrados CMOS
4.1 Caracterı́sticas de operación y desempeño . . . . . . . . . . . . . . . . . . . . .
4.2 Compuertas CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
37
37
39
5 Aspectos prácticos
5.1 Consideraciones prácticas en el uso de circuitos TTL . . . . . . . . . . . . . . .
5.2 Consideraciones prácticas en el uso de circuitos CMOS . . . . . . . . . . . . . .
5.3 Interconexión entre integrdos TTL y CMOS . . . . . . . . . . . . . . . . . . . .
49
49
58
59
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
3
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
4
ÍNDICE
Capı́tulo 1
Introducción
El Laboratorio de Sistemas Digitales, IEE 2782, es un complemento del curso Sistemas Digitales,
IEE2712. Se orienta a capacitar al alumno con la experiencia práctica para medir, simular y
construir circuitos digitales utilizando integrados de escala menor (SSI), de escala media (MSI) y
de gran escala (LSI), incluyendo microprocesadores de 8 bits.
El curso consiste en el desarrollo de 6 a 7 experiencias. Se espera que el alumno esté familiarizado con funciones Booleanas, máquinas combinacionales y máquinas secuenciales al nivel
que son tratadas en el curso de Sistemas Digitales (IEE2712). Este manual contiene información
técnica adicional a la del curso, referente a los circuitos integrados TTL y CMOS, e incluye un
apéndice con información acerca de los microprocesadores PIC de Microchip. Los alumnos deben
estudiar y entender claramente las materias incluidas en este manual, para poder desarrollar exitosamente las experiencias del Laboratorio.
El trabajo de Laboratorio se organiza en grupos de dos alumnos y es evaluado a través de:
participación,
Informes escritos,
demostraciones de las experiencias en funcionamiento
controles
Las notas son individuales, por lo que es importante que ambos alumnos de un grupo participen activamente en cada una de las experiencias. Ambos nombres deben aparecer tanto en los
preinformes como en los informes.
1.1
Instrucciones Generales
El Laboratorio de Sistemas Digitales se desarrolla en el Laboratorio Docente que posee el
Depto. de Ingenierı́a Eléctrica en el segundo piso, los dı́as Jueves de 13:30 a 17:50. El
horario de ingreso a las sesiones es importante, por lo que no se acepta atrasos de más de 10
minutos. Los alumnos deben asistir en forma obligatoria a cada una de las sesiones. Como
la mayor parte de las experiencias requieren de tiempo adicional al de las sesiones normales,
1
CAPÍTULO 1. INTRODUCCIÓN
2
los alumnos pueden hacer uso de las dependencias del Laboratorio para avanzar o completar
sus trabajos, en horarios en que sea posible hacerlo, esto es, cuando no haya otros cursos de
laboratorio en desarrollo y respetando el horario de trabajo del técnico a cargo.
El trabajo de laboratorio está organizado en grupos de dos alumnos cada uno. Al comenzar
el semestre cada grupo recibirá una caja conteniendo tarjetas para desarrollo de prototipos
(protoboards), circuitos integrados y componentes adicionales para desarrollar las experiencias. Cada grupo será colectivamente responsable de los materiales recibidos y deberá
devolverlos, en buen estado, una vez finalizado el semestre. Los materiales serán revisados
por el encargado de bodega y los que estén en malas condiciones deberán ser repuestos por
el grupo responsable.
Los ayudantes y el profesor estarán presentes en el laboratorio sólo durante las horas programadas para el curso.
Lea los requerimientos y las especificaciones de las experiencias en forma cuidadosa. No
realice cambios en las especificaciones de los diseños. Si tiene alguna duda, consulte a los
ayudantes o al profesor. Si las consultas no requieren de mucha explicación (responder si o
no por ejemplo), puede hacerlas via e-mail al profesor ([email protected])
El trabajo correspondiente a una experiencia completa consiste de las siguientes cuatro etapas:
– Diseño del circuito esquemático y lista de materiales.
– Implementación (trabajo de laboratorio).
– Demostración (al ayudante o al profesor).
– Análisis de la experiencia y resultados (informe).
1. Los distintos grupos deben realizar el diseño de la experiencia que corresponde efectuar y entregarlo el Martes inmediatamente anterior, de tal forma que los ayudantes
puedan revisarlo y predeterminar si el circuito funcionará una vez armado correctamente. El circuito esquemático debe contener el máximo de detalles y debe ser
acompañado de una lista con todos los materiales requeridos. Adicionalmente, debe
incluirse una simulación computacional del hardware utilizando el software Logic
Works.
2. La sesión de laboratorio debe destinarse a la implementación del circuito y a solucionar las posibles fallas (debugging del circuito). El debugging puede llegar a consumir la mayor parte de su tiempo en el laboratorio. Es muy probable que en esta
etapa se requiera del apoyo de un ayudante. Para minimizar errores en la construcción
de su circuito y facilitar la labor de debugging, siga cuidadosamente las sugerencias
recomendadas en el próximo capı́tulo.
3. Cuando haya completado la implementación de su experiencia, deberá demostrarla al
ayudante o al profesor, contestando las preguntas que ellos le formulen. Cada uno de
los miembros del grupo debe ser capaz de contestar las preguntas relativas a todos los
1.1. INSTRUCCIONES GENERALES
3
aspectos de la experiencia en forma independiente. En esta fase serán evaluados en
forma individual.
4. Finalmente, cada grupo debe preparar un informe completo sobre la experiencia, detallando el diseño y el circuito que implementó en el laboratorio, la versión final del
software si corresponde, cualquier observación interesante y cómo resolvió las dificultades que se presentaron. El contenido del informe debe ser preciso, evitando
descripciones excesivas y/o sin importancia.
La evaluación de cada experiencia dependerá de todo lo expuesto más arriba. En general, el
ayudante no considerará una distribución porcentual exacta de las diversas partes y etapas de
una experiencia para asignar la nota. Ellos puede utilizar su criterio para asignar diferentes
notas a alumnos de un mismo grupo, ya sea en base a la participación como a la comprensión
individual de las materias involucradas en la experiencia. Como referencia aproximada,
considere la siguiente incidencia de cada una de las partes del informe en la nota del mismo:
Puntajes del Informe
Resumen
Descripción del problema
Descripción del hardware
Diagrama esquemático (diagramaa de circuito)
Simulación
Listado de materiales
Presentación, redacción, claridad, ortografı́a, etc.
Punto base
0.5 Pt.
1.0 Pt.
0.5 Pt.
1.5 Pt.
1.0 Pt.
0.5 Pt.
1.0 Pt.
1.0 Pt.
Cuando las experiencias contemplen el desarrollo de software, por ejemplo en las experiencias con microprocesadores, los puntajes de referencia son:
Puntajes de Informe con desarrollo de software
Resumen
Descripción del problema
Descripción del hardware
Diagrama esquemático (diagramaa de circuito)
Descripción del software
Diagrama de flujo
Código
Listado de materiales
Presentación, redacción, claridad, ortografı́a, etc.
Punto base
0.5 Pt.
1.0 Pt.
0.5 Pt.
0.5 Pt.
0.5 Pt.
1.0 Pt.
0.5 Pt.
0.5 Pt.
1.0 Pt.
1.0 Pt.
Al comienzo de cada experiencia se realizará un control de 10 a 15 minutos de duración. El contenido de cada control corresponderá a la materia de la experiencia a realizar
y al de los apuntes del curso. Se espera que el alumno demuestre el conocimiento y la comprensión de los principios fundamentales en que se basa cada una de las experiencias, de las
4
caracterı́sticas de operación de los circuitos integrados y otros componentes utilizados, ası́
como de las diversas técnicas de construcción y armado.
1.2
Guı́a para la preparación de informes
El informe es un documento que describe el desarrollo de la experiencia. Indique claramente,
cómo funcionó la experiencia, e incluya todas las modificaciones que hubo que hacer al diseño
original . El informe debe ser producto del esfuerzo colectivo de ambos miembros del grupo.
A continuación se presenta una guı́a de los puntos que debe contemplar el informe final. Note
que no todos los puntos indicados más arriba siempre corresponden a todas las experiencias. Depende de la naturaleza de la experiencia realizada. Si tiene comentarios que hacer acerca de alguna
etapa de la experiencia inclúyalos en el informe. En forma similar, si obtuvo resultados inesperados, o si piensa que tiene una buena solución para algún problema en particular, documéntelos
aquı́. Si alguna parte del hardware y/o software no funcionó adecuadamente en la demostración,
incluya una explicación razonable del porqué. Al menos un 10% de la nota del informe final se
basará en la calidad y claridad de su estilo de escritura, en especial considerando la gramática, la
ortografı́a y la construcción de frases.
1. Portada. Debe incluir el tı́tulo y número de la experiencia que se informa, la fecha, el
nombre de ambos miembros del grupo y el número asignado al grupo.
2. Resumen. Uno a tres párrafos donde se describe en forma breve el experimento y los
principales resultados. Piense en alguien que no tiene tiempo para leer el informe pero que
desea saber de qué se trató la experiencia y cuales fueron los resultados.
3. Descripción del problema Describa en forma clara y detallada la experiencia realizada.
Utilice sus propias palabras, no copie la guı́a del laboratorio. El propósito de esta sección
es que el grupo demuestre que ha entendido en forma clara y detallada el trabajo realizado.
4. Descripción del hardware. Se requiere una descripción en bloques del circuito propuesto
y una explicación de la función que lleva a cabo cada uno de ellos. Además, se debe incluı́r
una discusión sobre como y porqué las distintas partes del circuito funcionan.
5. Diagrama esquemático. Incluya el diagrama esquemático completo y detallado del circuito realizado. coloque el nombre correspondiente a cada circuito integrado y a cada BUS.
No es necesario incluı́r cada una de las lı́neas de un BUS. Resulta más claro dibujar una
lı́nea gruesa, indicando en la forma estándar su nombre y la cantidad de lı́neas (Ejemplo
ABUS[0:7], para el BUS llamado ABUS de 8 lı́neas). El diagrama esquemático debe ser
dibujado en forma clara, conteniendo toda la información necesaria para que otra persona
pueda reconstruir el circuito. Adjunte la lista de materiales utilizados.
6. Simulación. Incluya los resultados de la simulación en Logic Works.
7. Descripción del software. Si la experiencia contiene desarrollo de software, describa cómo
el software que usted realizó efectúa las diversas tareas. Discuta brevemente cómo funcionan las distintas sub-unidades y/o subrutinas de su programa.
1.2. GUÍA PARA LA PREPARACIÓN DE INFORMES
5
8. Diagrama de flujo. Incluya un diagrama de flujo del software propuesto. Asigne un bloque
a cada sub-unidad y/o subrutina del programa.
9. Código. Presente una copia del programa completo documentado, es decir, incluyendo
comentarios que describan paso a paso lo que hacen los diversos grupos de instrucciones, o
instrucciones individuales si es necesario.
10. Discusión y conclusiones. Incluya todos los comentarios acerca del desarrollo de la experiencia, especificando los materiales utilizados, los problemas que se encontraron, cómo
se resolvieron, los resultados inesperados, etc. Indique las conclusiones que se desprenden
de su trabajo, haciendo lo posible por dar una explicación breve y clara de los resultados
obtenidos.
6
Capı́tulo 2
Guı́a para el armado de circuitos
En este capı́tulo se introducen los principales componentes utilizados en el desarrollo de las experiencias del Laboratorio de Sistemas Digitales. Para cada uno se incluye una breve descripción y
las limitaciones y cuidados que se deben observar en su uso.
2.1
”Protoboard”
El primer dispositivo es el protoboard o tarjeta para el desarrollo de prototipos. Consiste en una
placa de plástico con un gran número de pequeños conectores, que permiten realizar en forma
simple y eficiente las conexiones eléctricas y de señal de un circuito. En los bordes, a lo largo
de la placa, existen Buses conectados internamente, que permiten llevar a lo largo del circuito el
voltaje de alimentación,
, y la tierra. Se recomienda utilizar alambres de color rojo
para la alimentación positiva, , y alambres de color negro para la Tierra. Cuando la señal de
reloj se debe distribuir a lo largo del prototipo, se recomienda utilizar uno de estos Buses. En este
caso utilice alambre de color azul. El código de colores sugerido, contribuirá a que los ayudantes
puedan participar en forma eficiente en la identificación rápida de problemas en su circuito.
Entre los Buses, a cada lado del centro de la placa, existe dos campos de pequeños orificios,
que permiten interconectar los diferentes componentes del circuito. Cada uno de los cinco orificios
que forman una columna están conectados entre sı́. Esto permite conectar más de un alambre en
cada pin de un componente, sin tener que soldar. Los circuitos integrados se insertan en el centro
de la placa, de tal forma que cada patita o pin, tenga un conjunto de 4 conexiones disponibles,
como se muestra en la figura 2.1
La inserción de alambres de conexión en el protoboard es una operación simple pero debe
hacerse en forma cuidadosa. De otra forma provoca problemas de conexiones, que, aunque se ven
bien hechas, pueden no estarlo. Descubrir estas fallas generalmente lleva horas de trabajo frustrante.
La forma correcta de insertar un alambre en el protoboard es la siguiente:
Pele unos 8 a 9 mm de aislación en el extremo del alambre a ser insertado. Si tiene que insertar
ambos extremos, pele ambos de la misma forma. Inserte el alambre en el protoboard hasta que
7
8
CAPÍTULO 2. GUÍA PARA EL ARMADO DE CIRCUITOS
Figura 2.1: Esquema de interconexiones en una tarjeta para desarrollo de prototipos (protoboard).
desaparezca todo el alambre expuesto (sin aislación). Por ningún motivo permita que la aislación
penetre en la placa.
Es importante recalcar la utilización de un código de colores para el alambrado. Los alambres
para el poder (+5 V) deben ser rojos, para las tierras negros, y para las señales, defina colores que
faciliten la revisión del circuito.
2.2
Circuitos Integrados
En este laboratorio se utilizan Circuitos Integrados, CI’s, para llevar a cabo las experiencias. Los
CI’s se fabrican en una amplia variedad de encapsulados. En este Laboratorio se utilizan principalmente CI’s con encapsulado conocido como Plastic DIP o Plastic Dual Inline Package. La
descripción de la función de cada pin o patita se encuentra en los manuales de circuitos integrados disponibles en la bodega de instrumento. Los manuales no deben ser retirados del Laboratorio sin permiso del técnico a cargo. Las experiencias se desarrollan principalmente con
CI’s de la familia TTL (Transistor-Transistor logic), cuya función está codificada utilizando la
numeración 74XXX (Ej.: 7400, 7404, 74162, etc.). En la realidad sin embargo, los integrados
no están marcados en forma tan simple. Por ejemplo un integrado 7400 puede estar codificado
como SN74HLS00N. Desafortunadamente, es trabajo del usuario decodificar ”7400” entre toda la
información adicional. Un poco de práctica es suficiente.
Revisemos ahora cómo insertar un circuito integrado en forma correcta en el protoboard.
Tenga en cuenta que si se equivoca, poniéndolo al revés, después de energizarlo nunca
volverá a funcionar otra vez. Es importante entonces reconocer la numeración correcta de los
2.3. NIVELES LÓGICOS
9
pines. Note que no puede utilizar como referencia el texto escrito sobre el integrado, ya que éste
no siempre está al derecho. Existen dos formas para identificar el pin número 1. La primera, es
un pequeño punto bajo relieve en el encapsulado plástico, ubicado justo sobre el pin 1. La
segunda, es una indentación en el encapsulado, que se ubica a la izquierda, mirando el integrado
desde arriba. En este caso,el pin 1 es el de más a la izquierda en la fila de abajo. El resto de
los pines se cuentan en forma contraria a los punteros del reloj comenzando del pin 1, como
se muestra en la figura 2.2.
14 13 12 11 10 9 8
16 15 14 13 12 11 10 9
2 3 4 5 6 7
2 3 4 5 6 7 8
Pin 1
Pin 1
Figura 2.2: Ubicación del pin No 1 en un circuito integrado TTL con encapsulado 14 pin DIP y
16 pin DIP.
A continuación, se presenta información básica y esencial para utilizar integrados TTL en
el desarrollo de los circuitos de este laboratorio. Se recomienda en forma especial estudiar en
profundidad la información más completa contenida en el capı́tulo N 3. El dominio de esta
materia le permitirá desarrollar circuitos de mejor calidad, de operación más robusta, evitando el
daño innecesario de integrados.
2.3
Niveles Lógicos
Generalmente, se tiende a pensar que los 0’s y 1’s de la lógica digital corresponden a 0 volts y a 5
volts respectivamente (considerando lógica positiva). Esta suposición es incorrecta ya que existen
rangos de valores posibles entre 0 y 5 volts. Efectivamente, en los integrados TTL, un voltaje de
entrada entre 2.0 y 5.0 volts es reconocido como 1 lógico. Un voltaje de entrada entre 0 y 0.8 volts
es reconocido como 0 lógico. El rango entre 0.8 y 2.0 volts no está definido y pueden corresponder
tanto a un 0 como a un 1 lógico. No es posible anticipar el comportamineto de una salida TTL
cuando las entradas están sometidas a voltajes en este rango.
Los niveles válidos para los voltajes de salida en los integrados TTL también están definidos.
Un 0 lógico es válido si la salida está en el rango de 0 a 0.4 volts. Si se mide 0.7 volts en una salida
TTL, significa que algo está funcionando mal, aunque 0.7 volts corresponda a un nivel de entrada
válido para un 0 lógico. Normalmente, esta situación ocurre cuando, por error, dos salidas TTL se
conectan entre si y están entregando niveles lógicos diferentes. Un 1 lógico es válido si la salida
está en el rango de 2.4 a 5.0 volts. Como se explica en el próximo capı́tulo, estos rangos están
relacionados con el número de entradas conectadas a una salida, lo que se conoce como fanout.
Una salida TTL puede alimentar hasta unas 8 a 10 entradas de la misma familia, es decir su fanout
es de 8 a 10.
Para abstraerse de los niveles de voltaje correspondientes al 0 y 1 lógico, los cuales dependen
de la familia de integrados utilizada y de de la lógica seleccionada (positiva o negativa), los man-
10
Tabla 2.1: Tabla de verdad de las funciones AND, OR y NOT.
xy
LL
LH
HL
HH
L
L
L
H
L
H
H
H
H
H
L
L
uales de circuitos integrados y gran parte de los libros de sistemas digitales se refieren a salida
alta, H (High), si el voltaje de salida es alto (2.4 a 5.0 volts para la familia TTL), y a salida baja, L
(Low), si el voltaje de salida es bajo (0 a 0.4 volts para la familia TTL). La misma consideración
se hace para los voltajes de entrada. De esta forma, la tabla de verdad para las funciones AND OR
y NOT queda definida como se muestra en la tabla 2.1.
2.4
Salidas Triestado
Algunos integrados TTL se fabrican con salidas conocidas como HI-Z (alta impedancia) o tri-state
(triestado). El tercer estado es un estado adicional al nivel H y al nivel L. Cuando un circuito se
encuentra en tercer estado, la salida dependerá de las otras conexiones que existan en el nodo. Si
uno de los componentes conectado al nodo entrega un nivel L, el voltaje en el nodo será entre 0 y
0.4 volts. Si en cambio, la salida es H, el voltaje en el nodo será entre 2.4 y 5.0 volts.
Las salidas triestado sirven para depositar información en los Buses. Como se sabe, éstos permiten la transferencia de datos entre diferentes dispositivos y módulos de un sistema. Tı́picamente,
un grupo de dispositivos pueden escribir información en un bus y otros pueden leerla simultaneamente. Supongamos dos dispositivos que pueden depositar datos en un Bus, uno con su salida en
nivel L y el otro con su salida en nivel H. Si ambos lo hacen al mismo tiempo, el nivel de voltaje en
el Bus tendrá un valor que no corresponde ni a H ni a L, ya que los voltajes tenderán a cancelarse
entre sı́. El verdadero problema es que uno de los circuitos trata de inyectar suficiente corriente
en la lı́nea del Bus para hacer que el voltaje sea H, mientras que el otro trata de drenar toda la
corriente de la lı́nea, para llevarla a tierra (L). El resultado es que ambos CI’s tienden a sobrepasar
sus especificaciones máximas de corriente. Uno de los dos, o ambos se quemarán. Utilizando
CI’s con capacidad de tercer estado, es posible seleccionar qué dispositivo pondrá su salida en
el Bus y cuáles deberán esperar. Esto se logra a través de una lı́nea especial de habilitación. Es
MUY CRÍTICO que sólo un dispositivo esté depositando información en el Bus a la vez. Si
en un determinado momento, ninguno lo hace, es perfectamente aceptable, pero que dos o más
dispositivos estén habilitados para poner información en el bus al mismo tiempo, significará un
desastre. Situaciones como esta conllevan una difı́cil, larga y frustrante sesión de debbuging.
2.5
Salidas de Colector Abierto
Otros integrados TTL tienen un tipo especial de salida llamada de colector abierto (en inglés
open-collector). La figura 2.3 (a) muestra una salida tı́pica de colector abierto. Corresponde a un
2.6. ENTRADA H A UN INTEGRADO TTL
11
transistor conectado como amplificador inversor. Si la señal de entrada, generada por el resto del
circuito en el integrado es H, el transistor conduce y Si la entrada es L, el transistor no conduce.
+ 5V
Salida de colector
abierto
Señal de
entrada
5 kΩ
Resistencia
externa
Señal de
salida
Señal de
entrada
Figura 2.3: Tı́pica salida open collector. La resistencia de 5 k no se incluye, debe ser conectada
en forma externa.
La resistencia externa no se incluye en el microcircuito. La salida de la compuerta es sólo la
lı́nea del colector del transistor. Sin la resistencia, cuando la señal de entrada es H, el transistor
conduce y la salida se hace L (0 volts). Sin embargo, cuando la señal de entrada es L, la salida
no tiene una fuente interna de voltaje para hacer que el voltaje de salida sea H (5 volts). Por este
motivo, se debe polarizar el colector con una resistencia externa como se muestra en la figura
2.3 (b). Esta resistencia recibe el nombre de pull-up porque su función es justamente empujar el
voltaje del colector hacia arriba. La salida de colector abierto permite conectar dos o más salidas
a un solo nodo (Por ejemplo a una lı́nea de un Bus), como se muestra en la figura 2.4.
+ 5V
5 kΩ
Señal de
entrada
Resistencia
externa
Señal de
entrada
Señal de
entrada
Señal de
salida
Figura 2.4: Resistencia pull-up común conectada a múltiples salidas de colector abierto.
En la figura 2.4, si la entrada de cada transistor de salida es L, la señal común será H (aproximadamente 5 volts). Si sólo una señal de entrada a un transistor es H, la señal de salida común
será L (aproximadamente 0 volts). Note que esta es una forma muy simple de realizar la función
AND de todas las salidas conectadas entre sı́. Esta técnica se conoce como wired-AND (AND
alambrado) por motivos obvios.
2.6
Entrada H a un integrado TTL
Cuando se requiere forzar un nivel H en una entrada TTL, se debe hacer a través de una resistencia
(4.7 K es un valor adecuado) desde la lı́nea de alimentación de 5 volts. Debido a la impedancia
12
relativamente baja de las entradas TTL, la conexión directa de una entrada a la lı́nea de 5 volts
puede dañar el integrado. La resistencia de 4.7 K cumple con la función de limitar la corriente
de entrada. Recuerde: nunca conecte una entrada TTL directamente a una lı́nea de 5 volts.
Cuando una entrada TTL se deja abierta (entrada flotante), ocurre un fenómeno interesante. Se
tiende a pensar que la entrada corresponderá a un nivel L o 0 lógico. Esto no es ası́, las entradas
TTL no conectadas por lo general tienden a flotar en un nivel H, pero no siempre ocurre
ası́. Algunas condiciones de carga particulares en un integrado TTL pueden hacer que una entrada
abierta flote hacia un nivel L o 0 lógico. NUNCA confı́e en que el integrado proporcionará
el nivel de señal deseado por sı́ solo. Utilice una resistencia pull up (4.7 K por ejemplo) para
garantizar una señal H o conecte la lı́nea a tierra para garantizar una señal L, según corresponda.
2.7
LEDs
Los LED’s, light emitting diodes, se utilizan con frecuencia para indicar el nivel lógico de entradas
y salidas digitales. Pueden conectarse para encender con una señal H (5 volts) o con una señal L
(0 volts). La idea básica es conectar uno de los terminales del LED a la lı́nea de poder, y el otro a
la señal que se desea leer. Sin embargo, hay que tener en cuenta un par de detalles importantes. En
primer lugar los LED’s tienen polaridad, es decir, funcionan sólo si se conectan en una dirección.
Conectados al revés, no funcionan.
Terminal positivo
Terminal negativo
Figura 2.5: Sı́mbolo esquemático de un LED.
El triángulo en el cı́rculo del sı́mbolo esquemático de la figura 2.5 es una flecha que apunta
en la dirección del flujo de corriente positivo, es decir, de mayor voltaje positivo a menor voltaje.
Los LED’s deben conectarse de manera que la flecha apunte hacia el voltaje menor, usualmente
hacia tierra. Desafortunadamente, los LED’s comerciales no tienen una flecha impresa en el encapsulado. Sin embargo, tienen un pequeño borde plano cerca de uno de los terminales que indica
la conexión negativa. En los LEDs más modernos, el terminal más corto es el negativo. Ambas
convenciones se muestran en la figura 2.6. Sea cuidadoso, no es raro que alguien haya cortado las
patas en forma contraria y no corresponda a la polarización correcta.
El otro aspecto importante de tener en cuenta es que los LED’s soportan una corriente máxima
de unos 20 mA. Una corriente mayor hará que el LED se queme.
El problema es que la relación voltaje corriente de un LED es la de un diodo, por lo tanto,
una vez que entra en la zona de conducción y se enciende, un pequeño aumento de voltaje entre
sus terminales provocará un gran aumento en la corriente, como se muestra en la figura 2.7(a).
El voltaje de funcionamiento de un LED color rojo es de aproximadamente 1.8 volts, el de los
LEDs amarillo y verde de 2.2 volts y el de los LEDs azul y blanco de 3.5 volts. Si se conecta un
LED en un circuito de 5 volts, éste consumirá una cantidad de corriente muy alta y se quemará
instantaneamente. Es necesario absorber el voltaje restante impidiendo que circulen más de 20 mA
en los LEDs de 5 mm y más de 10 mA en los LEDs de 3mm. Para esto se utiliza una resistencia
2.8. DISPLAYS DE 7 SEGMENTOS
13
Terminal positivo
Terminal positivo
Terminal negativo
Terminal negativo
Figura 2.6: Identificación de los terminales de un LED.
limitadora de corriente como se muestra en la figura 2.7(b). El valor de la resistencia se determina
utilizando la ley de Ohm. Por ejemplo, para limitar la corriente a 15 mA para un LED rojo se
necesita una resistencia de:
Sin embargo, como los LED’s aun encienden con una corriente bastante menor, conviene
elegir un margen de seguridad mayor utilizando una resistencias de unos 330 . Como general, la
polarización recomendada para un LED es de entre 5 mA y máximo 15 mA.
I
330 Ω
1/6 7404
Señal activa H
25 mA
Señal activa L
V
1/6 7406
_
+
_
+
+ 5V
+ 5V
330 Ω
1V
(a) Característica I-V de un LED
(b) Conexión de un LED a un driver TTL
Figura 2.7: Caracterı́stica I-V de un LED rojo y su conexión utilizando una resitencia limitadora.
Al utilizar LED’s para visualizar datos binarios, hay que asegurarse de utilizar compuertas
conocidas como drivers, por su mejor manejo de corriente. La figura 2.7(b) muestra dos formas
apropiadas para alimentar un LED. Los TTL de colector abierto son una alternativa ideal. En el
primer caso, con una señal activa H el inversor entrega una salida L, completando de esta forma
el circuito para encender el LED. Note que el chip actúa como una conexión a tierra para el LED.
En el segundo caso, una señal activa L de entrada permite el encendido del LED.
NOTA: Los LEDs se dañan si se les aplica una tensión negativa superior a -3 volts.
2.8
Displays de 7 segmentos
Los displays de 7 segmentos están formados por siete LEDs dispuestos en un encapsulado plástico
en una configuración en forma de número ocho. Encendiendo diferente combinaciones de segmen-
14
tos a la vez, es posible generar los 10 dı́gitos decimales. El terminal positivo de los 7 LED’s están
conectados entre si y deben conectarse a la lı́nes de + 5 volts. Las siete lı́neas de tierra son independientes y deben conectarse cada una a una resistencia limitadora de corriente antes de ser
conectada a la salida de un driver TTL para siete segmentos. Los drivers más utilizados para
este tipo de displays son los integrados 7446 y 7447. Ambos tienen la misma configuración de
pines, de tal forma que pueden ser intercambiados. NOTA IMPORTANTE: no olvide conectar
resistencias limitadoras de 330 en cada segmento.
2.9
Condensadores
Un condensador consiste de dos placas o láminas metálicas separadas por un material dieléctrico.
Para nuestros propósitos es suficiente saber que un condensador permite el paso de señales de alta
frecuencia, impidiendo el paso de las señales de baja frecuencia. La frecuencia de corte entre las
altas y bajas frecuencias es una función de la capacidad del condensador. Mientras más baja es
la capacidad, más alta es la frecuencia de corte. Algunos condensadores tienen polaridad. Esto
es normal en los electrolı́ticos y los de tantalio. Si requiere utilizar este tipo de condensadores,
especialmente los electrolı́ticos, asegúrese de conectarlos con la polaridad correcta. Los condensadores electrolı́ticos mal conectados explotan o experimentan fugas de humos y gases dañinos
para la salud.
2.9.1
Cómo leer la capacidad de un condensador
Los condensadores de mayor valor tienen su valor de capacidad impreso en el encapsulado, generalmente en microfaradios. Los condensadores más pequeños, de mylar por ejemplo, tienen
normalmente impreso en el encapsulado un número de tres dı́gitos seguido de una letra K. Los
primeros dos dı́gitos corresponden a los dos más significativos de la capaciad y el tercero es un
factor multiplicador. El multiplicador corresponde al número de ceros que hay que agregar a continuación de los dos primeros dı́gitos. El resultado es la capacidad en picofaradios. Por ejemplo,
un condensador marcado 104K es de
, ó 0.1 .
Los condensadores de cerámica no tienen una convención estándar para indicar la capacidad.
Generalmente está impresa en picofaradios. Si tiene dudas consulte al ayudante.
2.10 Resistencias
Las resistencias son componentes no polarizados, es decir, funcionan indistintamente en ambos
sentidos. Para determinar su valor, tienen un código en base a bandas de colores impresas en la
superficie. Para leer estas bandas se debe ubicar el color plateado o dorado hacia la derecha. Las
primeras dos bandas de color a la izquierda indican los primeros dos dı́gitos del valor. La tercera
banda es un multiplicador decimal. La cuarta banda, generalmente de color plateado u oro, indica
la tolerancia. Plateado corresponde a , mientras que oro corresponde a . El código de
colores es el siguiente:
2.10. RESISTENCIAS
15
COLOR
Negro
Café
Rojo
Anaranjado
Amarillo
Verde
Azul
Violeta
Gris
Blanco
VALOR
0
1
2
3
4
5
6
7
8
9
Como ejemplo, una resistencia marcada anaranjado, anaranjado, café, oro, tiene 330 con
una tolerancia del
. Otro Ejemplo, una resistencia marcada amarillo, violeta, rojo, plata, tiene
!
. Practique el código con resistencias en el Laborato (
) con una tolerancia del
rio y corrobore sus resultados midiéndolas con un multı́metro. No olvide conectar resistencias
!
limitadoras en los LEDs y resistencias pull-up de
en las salidas de colector abierto y
para fijar un 1 lógico en una entrada TTL.
16
Capı́tulo 3
Circuitos Integrados TTL
Como la mayor parte de las experiencias del Laboratorio de Sistemas Digitales se realizan utilizando circuitos integrados TTL (Transistor Transistor Logic), en este capı́tulo se revisan con
amplio detalle sus caracterı́sticas principales y parámetros generales de operación. Las definiciones correspondientes a los parámetros de operación, son también válidas para otras familias de
circuitos integrados, como CMOS (Complementary Metal Oxide Silicon) y ECL (Emiter Coupled
Logic), aunque sus valores numéricos difieren.
3.1
Caracterı́sticas de operación y desempeño
3.1.1
Tensión de alimentación
El valor nominal de alimentación para la familia TTL es de +5 volts DC. La figura 3.1 muestra en
forma esquemática la distribución de alimentación en un circuito integrado con cuatro compuertas
NAND de dos entradas cada una (7400). Por simplicidad y claridad se omiten las conexiones
lógicas.
Figura 3.1: Circuito esquemático de las conexiones internas de
y de tierra al interior de un
circuito integrado TTL con encapsulado DIP (Dual Inline Package).
17
CAPÍTULO 3. CIRCUITOS INTEGRADOS TTL
18
3.1.2
Niveles lógicos
En relación a los valores de voltaje para los niveles lógicos es importante distinguir dos casos:
niveles lógicos de entrada y niveles lógicos de salida. El nivel lógico de entrada bajo o L, (low),
está limitado por el rango de voltaje de entrada que el dispositivo reconoce como 0 lógico. El
" #
valor de la tensión de entrada correspondiente a un cero lógico se denomina
y está compren " # $% &' (
" # $% ) * (
dido entre los lı́mites
y
como muestra la figura 3.2(a). Por su parte, el nivel
" +
" + $% &' (
y esta comprendido entre los lı́mites
lógico de entrada alto o H, (high) se denomina
" + $% ) * (
" # $% ) * (
" + $% &' (
y
como muestra en figura 3.2(a). Entre
y
hay una región de funcionamiento no predecible. Cuando el voltaje de entrada se encuentra en este rango, el dispositivo
lógico puede interpretarlo indistintamente como un nivel H o como un nivel L, dependiendo de
diversos factores adicionales, por lo tanto no se debe operar en esta región.
Los niveles lógicos de salida están representados por los voltajes que entrega un dispositivo en
su salida para expresar un resultado 0 lógico ó 1 lógico. Se definen en forma análoga a los niveles
de entrada, como se muestra en la figura 3.2(b).
Figura 3.2: Definición general de los niveles lógicos de entrada y salida para circuitos integrados
digitales.
3.1.3
Inmunidad al ruido
El ruido es un voltaje no deseado que se induce en los circuitos eléctricos y que puede afectar
su funcionamiento. Los conductores de un circuito o sistema pueden captar radiación electromagnética de alta frecuencia, generada por conductores adyacentes en los que las corrientes varı́an
3.1. CARACTERÍSTICAS DE OPERACIÓN Y DESEMPEÑO
19
rápidamente. El mismo tipo de radiación, también puede ser captada de fuentes externas al sistema. Por otra parte, las fluctuaciones de tensión de la lı́nea de alimentación son una forma de
ruido de baja frecuencia que también puede afectar el funcionamiento de un circuito digital.
La inmunidad al ruido de un circuito lógico se define como la capacidad para tolerar fluctuaciones de tensión en los niveles lógicos de entrada, sin que cambie el estado de la salida. La
figura 3.3 ilustra en forma gráfica los efectos que puede tener el ruido en el funcionamiento de una
compuerta.
Figura 3.3: Efectos de una señal ruidosa a la entrada de una compuerta digital.
3.1.4
Margen de ruido
La inmunidad al ruido de un circuito integrado digital se mide en volts y se conoce como margen
, +
de ruido. En general se debe especificar dos valores: uno para el nivel H (
) y otro para el
, #
, +
nivel L (
).
se define como la diferencia entre la salida de nivel alto de menor valor de
- + $% &' (
una compuerta, (
), y la entrada de nivel alto de menor valor que la compuerta de carga
" + $% &' (
puede aceptar, (
).
, #
El margen de ruido
se define como la diferencia entre la entrada de bajo nivel de máximo
" # $% ) * (
valor que la compuerta de carga puede aceptar, (
), y la salida máxima posible para el
- # $% ) * (
nivel bajo, (
), que la compuerta de salida puede entregar. La figura 3.4 ilustra esquemáticamente cómo se definen ambos márgenes de ruido. Las expresiones para ambos márgenes
son:
,
,
+
- +
#
" # $% ) * (
$% &' (
" +
$% &' (
- # $%
) * (
20
Figura 3.4: Determinación del margen de ruido.
3.1.5
Disipación de potencia
Como en todo circuito eléctrico, por una compuerta lógica también circula corriente, la que es
suministrada por la fuente de alimentación. Cuando una compuerta entrega en su salida un nivel
. . +
, y cuando entrega un nivel bajo, L, diremos que
alto, H, diremos que circula una corriente
. . #
circula una corriente
, como se muestra en la figura 3.5.
Figura 3.5: Corrientes de alimentación en función de la salida.
Cuando una compuerta es sometida a cambios en los niveles lógicos de sus entradas, su salida
. . +
conmutará entre los estados H y L. De esta forma, la corriente consumida variará entre
. . #
e
. La disipación de potencia media dependerá del ciclo de trabajo. Generalmente, este
parámetro se especifica para un ciclo de trabajo de un 50%, que significa que la salida está en el
nivel H la mitad del tiempo y en nivel L la otra mitad. Ası́, la corriente de alimentación media esta
dada por:
. . +
. .
. . #
y la disipación de potencia media es
/ 0
. .
. .
La disipación de potencia en un circuito integrado TTL es prácticamente constante dentro
del rango de frecuencias a las que puede operar. Sin embargo,como se verá más adelante, en un
3.1. CARACTERÍSTICAS DE OPERACIÓN Y DESEMPEÑO
21
circuito CMOS depende de la frecuencia de operación. En condiciones estáticas es muy baja,
aumentando linealmente con la frecuencia de conmutación. La figura 3.6 muestra las curvas de
potencia para algunas familias tı́picas de circuitos TTL y CMOS. Como ejemplo, la disipación de
potencia de una compuerta TTL Schottky de bajo consumo (LS) es de 2 mW, prácticamente constante para todo el rango de frecuencias de operación. Sin embargo, para una compuerta HCMOS
en condiciones estáticas, la disipación de potencia es de 0,0000025 mW y a 100kHz es de 0,17
mW.
Figura 3.6: Curvas de disipación de potencia en función de la frecuencia para algunas familias de
integrados TTL y CMOS.
3.1.6
Retardo de propagación
Cuando una señal se propaga a través de un circuito, experimenta un retardo en el tiempo. En particular, en un circuito lógico, un cambio en la salida siempre ocurre un 1 2 después del cambio en
la entrada que lo provoca. El tiempo transcurrido se conoce como retardo de propagación. Para
caracterizar este fenómeno en las compuertas lógicas, se consideran dos parámetros relevantes:
+
#
: es el tiempo entre un determinado punto del flanco activo del pulso de entrada y el
punto correspondiente en el flanco de la señal de salida, cuando la salida cambia de nivel H
a nivel L.
2 3
# +
: es el tiempo entre un determinado punto del flanco activo del pulso de entrada y el
punto correspondiente del flanco de la señal de salida, cuando la salida cambia de nivel L a
nivel H.
2 3
La figura 3.7 ilustra un ejemplo de retardo de propagación. En este caso se toman como
referencia los puntos ubicados en el 50% de la excursión del voltaje de las señales de entrada y de
salida.
22
Figura 3.7: Definición de retardo de propagación.
El retardo de propagación limita la frecuencia máxima a la que puede operar una compuerta.
Claramente, mientras mayor es el retardo de propagación, menor es la frecuencia máxima de
operación.
3.1.7
Producto velocidad potencia
Cuando en una determinada aplicación, es relevante tanto el retardo de propagación como la disipación de potencia, el producto velocidad-potencia es un buen parámetro para comparar distintas
familias de integrados lógicos. La unidad resultante de este producto es el pico Joule (pJ). En general, siempre se debe buscar el producto más reducido que permita conseguir las caracterı́sticas
de desempeño deseadas. Los circuitos CMOS presentan un producto velocidad-potencia mucho
menor que los circuitos TTL, debido a su menor disipación de potencia. Sin embargo, esta caracterı́stica pierde validez a frecuencias muy altas, lo que es evidente a partir del gráfico de la figura
3.6.
3.1.8
Concepto de fan-out y carga
Cuando la salida de una compuerta alimenta una o más entradas, como se muestra en la figura 3.8,
se genera una carga en la compuerta de alimentación. Al igual que en cualquier circuito eléctrico
o electrónico, existe un lı́mite para el número de cargas que una compuerta puede alimentar. Este
lı́mite recibe el nombre de fan-out.
Cuando una salida TTL está en estado H, entrega corriente a las entradas que alimenta. Contrariamente, cuando está en estado L, absorbe corriente de las entradas. Esta caracterı́stica se
ilustra en forma simplificada en la figura 3.9, donde las resistencias representan la impedancia de
salida y la impedancia de entrada de las compuertas.
Mientras más cargas se conecten a la salida de una compuerta TTL, la corriente aumenta
con cada carga añadida. Al aumentar la corriente, aumenta la caı́da de tensión en la resistencia
- +
- +
disminuya. Si se conecta un exceso de cargas,
interna haciendo que la tensión de salida
- + $% &' (
disminuirá por debajo de su valor mı́nimo,
, reduciéndose en forma drástica el margen
de ruido de nivel alto, comprometiendo el correcto funcionamiento del circuito. Adicionalmente,
al aumentar la corriente crece la disipación de potencia de la puerta de salida.
Como vimos, el fan-out es el máximo número de entradas que pueden ser conectadas a una
salida sin afectar su funcionamiento. Para la familia TTL Schottky de bajo consumo (LS TTL), el
3.2. COMPUERTAS TTL
23
Figura 3.8: Compuerta de salida con tres cargas de entrada.
Figura 3.9: Dirección de la corriente de carga según el estado de la salida.
fan-out es de 20. Esto significa que la salida de una compuerta de esta familia puede tolerar hasta
20 entradas de la misma familia.
Cuando la salida es de nivel L, vimos que actúa drenando la corriente que obtiene de la entrada
de carga. Al aumentar el número de cargas conectadas a la salida, aumenta la corriente drenada,
- #
haciendo que la tensión de salida
aumente. Si se supera el número máximo de cargas o fan - +
- # $% ) * (
se hará mayor que
, reduciendo fuertemente el margen de ruido
out especificado,
de nivel bajo. En los circuitos TTL la corriente drenada es mayor que la corriente suministrada,
por lo tanto es la que determina el fan-out.
3.2
Compuertas TTL
3.2.1
Descripción general
Los circuitos integrados TTL, (Transistor-Transistor Logic) han sido ampliamente desa- rrollados
y actualmente existen varias sub-familias. Por lo general todas utilizan la etapa de salida totem
pole, como se muestra en forma simplificada en la figura 3.12. El circuito que precede a esta etapa
y que controla sus entradas, es diferente en cada subfamilia. Para entender el funcionamiento de
los circuitos TTL y en forma particular la salida totem pole, es necesario comprender primero el
funcionamiento en conmutación del transistor bipolar.
24
Transistor de unión bipolar
El transistor de unión bipolar (Bipolar Junction Transistor, 4 5 6 ) es el elemento de conmutación
utilizado en todos los circuitos TTL. La figura 3.10 muestra el sı́mbolo de un BJT 7 7 , con sus
tres terminales: base, emisor y colector. La base forma dos junturas, por un lado con el emisor, y
por el otro con el colector.
Figura 3.10: Sı́mbolo del transistor BJT.
En forma simplificada la operación de conmutación es la siguiente: cuando la base está unos
0,7 volts más positiva que el emisor y proporcionando la corriente suficiente, el transistor conduce
entre el colector y el emisor entrando en saturación. Idealmente, un transistor saturado actúa como
un interruptor cerrado entre el colector y el emisor, como se muestra en la figura 3.11(a). Cuando
la base está a un voltaje menor que 0,7 volts por arriba del voltaje de emisor, el transistor no
conduce, actuando como un interruptor abierto, como se muestra en la figura 3.11(b).
Figura 3.11: Esquema de conmutación ideal del transistor bipolar de juntura.
Volviendo a la configuración totem pole simplificada de la figura 3.12, se aprecia que tiene
una salida cuya topologı́a es de baja impedancia tanto hacia la alimentación,
, como hacia
tierra. La configuración consiste de dos transistores: uno para llevar la salida hacia H ( ) y el
otro para llevarla hacia L (tierra). La resistencia es pequeña, lo que permite entregar suficiente
corriente para cargar y descargar en forma rápida capacidades parásitas en la linea de salida. Para
producir una salida de nivel H, el transistor 8 debe conducir mientras que el 89 debe estar abierto.
Contrariamente, una salida de nivel L requiere que el transistor 8 esté abierto y el 89 conduciendo.
3.2. COMPUERTAS TTL
25
La configuración Totem Pole tiene dos inconvenientes:
1. Consumo impulsivo de corriente. Cuando uno de los transistores Totem Pole se enciende
lo hace antes que el otro se corte totalmente. Existe entonces una fracción de tiempo, unos
pocos nanosegundos, en que ambos están encendidos. En esta fracción de tiempo la fuente
de alimentación prácticamente se cortocircuita, excepto por la pequeña resistencia intercalada en serie. Esto tiende a generar una repentina disminución en la entrega de corriente
hacia las otras compuertas del circuito, lo que puede alterar su funcionamiento. El problema se soluciona utilizando una buena fuente de poder y un buen diseño del sistema de
distribución de energı́a.
2. Incapacidad de conectar salidas a un mismo nodo. Debido a que siempre en un circuito
Totem Pole uno de los transistor está conduciendo, no es posible conectar dos salidas a un
mismo nodo. Si una salida es de nivel H, y la otra es de nivel L, se producirá un cortocircuito
de la fuente de alimentación a través de los dos transistores en conducción. El voltaje de
salida será impredecible y la temperatura de ambos transistores aumentará rápidamente,
hasta que uno o ambos se quemen.
Figura 3.12: Estructura simplificada de la configuración de salida totem pole.
3.2.2
Funcionamiento de algunas compuertas tı́picas
A continuación se presenta y describe el funcionamiento de las compuertas más tı́picas de la familia TTL estándar, designadas por el código 54XX/74XX. El análisis de funcionamiento que se
hace es simplificado, por lo que se sugiere realizar simulaciones utilizando SPICE (o cualquiera
de sus derivados modernos). Las simulaciones de compuertas sometidas a diferentes cargas, diferentes voltajes para las señales de entrada y diferentes condiciones de temperatura de operación,
permiten comprender en profundidad su funcionamiento.
26
Inversor TTL
La figura 3.13 muestra un circuito inversor (negador) TTL estándar. El transistor : ; , llamado
transistor de acoplamiento de entrada, y el diodo < , llamado diodo clamp, que fija el nivel de
entrada, forman la configuración de entrada. : = es el divisor de fase y como ya vimos, : y : >
forman la configuración de salida Totem-Pole.
" + $% &' (
Cuando la entrada es mayor que
, la juntura base-emisor de : ; se polariza en forma
inversa y la juntura base-colector en forma directa. Esta condición genera una circulación de
corriente a través de ; y de la juntura base-colector de : ; , haciendo que : = se sature. La
conducción de : = habilita la conducción de : , llevando su colector (salida de la compuerta), a
un nivel cercano al potencial de tierra. Además, la saturación de : = hace que el nivel de tensión
de su colector sea suficientemente bajo como para mantener a : > cortado, es decir, sin conducir.
De esta forma, ilustrada en la figura 3.14, un nivel H de entrada genera un nivel L de salida.
Figura 3.13: Diagrama esquemático de un inversor TTL estándar.
" # $% ) * (
Cuando la entrada es menor que
, la juntura base-emisor de : ; se polariza en forma
directa y la juntura base-colector en forma inversa. Esta condición genera una corriente a través de
; y de la juntura base-emisor de : ; , la cual circula hacia la tierra proporcionada por el circuito
que alimenta a la entrada. Al no haber corriente por la base de : = , éste no conduce (está cortado),
por lo que su potencial de colector es alto, habilitando la conducción de : > . Al estar saturado, : >
genera un camino de baja impedancia desde la fuente,
, hacia la salida. De esta forma, como
se ilustra en la figura 3.15, un nivel L en la entrada produce un nivel H en la salida.
El diodo < ; evita que el transistor : ; se dañe producto de posibles pulsos negativos en la
entrada. Por su parte el diodo < = asegura que : > quede totalmente bloqueado cuando : = conduce,
es decir cuando existe una entrada de nivel alto. En estas condiciones, el voltaje de colector de : =
es igual al voltaje base-emisor de : más el voltaje colector-emisor de : = . < = aporta una caı́da de
aproximadamente 0.7 volts en serie con la juntura base-emisor de : > , lo que asegura su bloqueo
3.2. COMPUERTAS TTL
cuando :
=
27
conduce.
Figura 3.14: Funcionamiento de un inversor TTL con entrada H.
Figura 3.15: Funcionamiento de un inversor TTL con entrada L.
Compuerta NAND TTL
La figura 3.16 muestra el diagrama esquemático de una compuerta NAND TTL estándar de dos
entradas. El circuito es prácticamente igual al del inversor, excepto por el transistor : ; , que en
este caso posee un emisor adicional para la segunda entrada. En general en la tecnologı́a TTL
se utilizan transistores bipolares de unión con emisores múltiples para acomodar las entradas. En
forma simplificada, un transistor de emisores múltiples puede representarse por el esquema de
diodos que muestra la figura 3.17.
28
Figura 3.16: Diagrama esquemático de una compuerta NAND TTL estándar.
La forma más simple de entender el funcionamiento del circuito de la figura 3.16, es reemplazando el transistor : ; por la combinación de diodos de la figura 3.17. Un nivel L en la entrada
, o en la entrada polariza en forma directa al diodo correspondiente ( < ; o < = en la figura
3.17) y en forma inversa la juntura base-colector de : ; (< en la figura 3.17). De esta forma,
: = no conduce dando lugar a una salida de nivel H, en la misma forma descrita para el inversor.
Obviamente, si ambas entradas son de nivel bajo el efecto será el mismo.
Si ambas entradas son de nivel alto, < ; y < = en la figura 3.17 quedan polarizados en forma
inversa y < en forma directa. Ası́, : = conduce dando lugar a un nivel de salida L, en la misma
forma que el inversor TTL.
Figura 3.17: Circuito equivalente de diodos para un transistor BJT de dos emisores.
Compuerta NOR TTL
La figura 3.18 muestra el circuito esquemático de una compuerta NOR TTL estándar de dos entradas. Comparado con el circuito de la compuerta NAND, se observa un mayor número de transistores. : ; y : = son los transistores de entrada, : y : > , que están en paralelo, actúan como
divisores de fase y : ? y : @ forman la tı́pica salida totem-pole.
3.2. COMPUERTAS TTL
29
Si ambas entradas están en nivel L, las junturas base-emisor de los transistores de entrada se
polarizan en forma directa, manteniendo sin conducir a los transistores : y : > . De esta forma,
: ? se satura y : @ se corta, produciendo un nivel H en la salida.
Figura 3.18: Diagrama esquemático de una compuerta NOR TTL estándar.
Cuando la entrada A está en nivel L y la entrada 4 en nivel H, : se corta y : > se satura. De
esta forma : > pone en conducción a : @ y a la vez corta a : ? , generando una salida de nivel L.
Cuando la entrada A está en nivel H y la entrad 4 a nivel L, : se satura y : > se corta.
Entonces : pone en conducción a : @ y corta a : ? , generando nuevamente una salida de nivel L.
Si ambas entradas están en nivel H, tanto : como : > se saturan, provocando la saturación de
: @ y el corte de : ? . Como hemos visto, esto genera una salida de nivel L.
Compuerta AND y compuerta OR TTL
La figura 3.19 muestra las compuertas AND y OR TTL estándar de dos entradas cada una. Comparando estos circuitos con los de las compuertas NAND y NOR respectivamente, es posible
observar que ambas poseen un circuito adicional, que se muestra en el recuadro de lı́nea punteada.
En ambos casos el circuito adicional corresponde a un inversor, de tal forma que la compuerta
NAND se convierte en AND y la compuerta NOR se convierte en OR. Es evidente que las compuertas AND y OR son un poco más lentas que las NAND y NOR dado el mayor número de
componentes que hay en el camino de la señal (un inversor extra).
30
Figura 3.19: Diagramas esquemáticos de una compuerta AND y de una compuerta OR TTL
estándar.
3.2.3
Compuertas de colector abierto
Hasta ahora sólo hemos visto compuertas TTL cuya configuración de salida corresponde al esquema totem-pole. Algunos integrados TTL disponen de otro tipo de salida llamada open-collector
(colector abierto). La figura 3.20 muestra un inversor TTL estándar con salida de colector abierto.
Como se aprecia, el colector del transistor : no está conectado a ningún nodo, lo que da origen al nombre colector abierto. Para obtener los niveles lógicos H y L a la salida del circuito, es
. .
necesario conectar una resistencia externa, llamada pull-up, entre
y el colector del transistor
de salida. De esta forma, cuando : no conduce, por la resistencia sólo circulara una pequeña
corriente debida a la eventual carga conectada al colector de : , haciendo que en éste exista una
. .
tensión cercana a
o nivel H. Cuando : se satura, la caida de tensión en la resistencia es
máxima, y la tensión de colector de : se aproxima al valor de tierra o nivel L.
3.2. COMPUERTAS TTL
31
Figura 3.20: Diagramas esquemáticos de una compuerta NOT TTL con salida de colector abierto.
3.2.4
Compuertas triestado
Una compuerta triestado (tri-state) es esencialmente una compuerta con salida totem-pole en la
que es posible habilitar o deshabilitar la salida a través de una lı́nea de control. Cuando la compuerta está habilitada, su salida entrega niveles B y C igual que una compuerta TTL con salida
totem-pole. Cuando está deshabilitada, la salida permanece desconectada del resto del circuito;
en realidad está en un estado de alta impedancia, que para efectos prácticos se puede considerar
como un interruptor abierto. La figura 3.21 muestra como funciona una compuerta negadora con
control de tercer estado. El sı́mbolo D indica que la salida tiene capacidad triestado.
Figura 3.21: Funcionamiento del control triestado.
La figura 3.22 muestra el circuito esquemático simplificado de un inversor TTL con salida triestado. Note que corresponde a una compuerta NAND de dos entradas, en que una de las entradas
de : ; se ha destinado al control del tercer estado.
Cuando la entrada de habilitación está en nivel B , el transistor : = no conduce haciendo que
la salida totem-pole se comporte en forma normal, es decir, igual que en un circuito estándar. Sin
embargo, si la entrada de habilitación está en nivel C , : = conduce, llevando a tierra al segundo
emisor del transistor de entrada : ; . De esta forma, : y : ? no conducen y el diodo < ; se polariza
en forma directa, impidiendo que : > conduzca. Cuando los dos transistores del circuito totempole no conducen, éste se comporta como un circuito abierto (alta impedancia hacia la fuente y
hacia la tierra), haciendo que la salida esté por completo desconectada del resto del circuito. Esta
32
Figura 3.22: Diagramas esquemáticos de una compuerta NOT TTL con salida de triestado.
situación se ilustra esquemáticamente en la figura 3.23.
Figura 3.23: Diagrama esquemático de una salida totem-pole con triestado habilitado.
3.2.5
Compuertas Schmitt Trigger
La compuerta Schmitt Trigger es una compuerta normal con una pequeña realimentación interna.
La cantidad de realimentación se escoge de tal forma que el circuito no sea completamente un flipflop pero tenga alguna caracteristica de flip-flop superpuesta al comportamiento de una compuerta
normal.
El comportamiento del dispositivo resultante se grafica en la figura 3.24(a). Si el voltaje de
entrada Vin aumenta desde 0 hasta E , la salida bajará abruptamente al nivel L (tramo BC), y se
3.2. COMPUERTAS TTL
33
mantendrá en ese nivel aunque el voltaje de entrada se mueva entre los puntos E y D. A medida
que Vin decrece, la salida se mantendrá en nivel L hasta que Vin = F , donde Vout se dispara
abruptamente al nivel H (punto F en la figura).
La acción descrita se conoce como histéresis y se mide por la diferencia entre los voltajes F
e E . Para una compuerta Schmitt Trigger TTL, los valores normales de F y de E son de 0.8 y 1.6
volts respectivamente. El sı́mbolo circuital de una compuerta Schmitt Trigger, corresponde al de
una compuerta estándar con una curva de histéresis dibujada en su interior, como se muestra en la
figura 3.24(b).
Figura 3.24: Comportamiento del voltaje y sı́mbolo de una compuerta Schmitt Trigger.
Las compuertas Schmitt Trigger son muy útiles para combatir el ruido en las entradas a un
circuito o sistema digital. Considere por ejemplo la forma de onda ruidosa de la figura 3.25,
con los valores de F y de E superpuestos. La entrada debe aumentar hasta E antes de que la
compuerta cambie a nivel L. La histéresis de la compuerta rechaza todo el ruido en la parte baja
de la señal, permitiendo un salto limpio en el punto S. Una vez en el estado L, la compuerta ignora
todas las variaciones que estén por encima de F , limpiando de esta forma la onda ruidosa.
3.2.6
Series TTL más avanzadas
Hasta ahora sólo hemos analizado circuitos TTL estándar. A continuación veremos, en forma
muy superficial, otras series de la familia TTL, en las que se ha perseguido bajar el consumo de
corriente de las compuertas, o aumentar la velocidad de conmutación, o ambas caracterı́sticas a la
vez. Es importante recordar que las salidas TTL absorben corriente de la carga cuando están en
nivel B y que entregan corriente (muy baja) a la carga cuando están en nivel C .
Serie TTL de bajo consumo (54LXX/74LXX)
Como su designación lo indica, esta serie tiene como caracterı́stica principal un bajo consumo de
potencia. La figura 3.26 muestra una compuerta NAND tı́pica de esta familia. Comparándola con
la compuerta NAND de la figura 3.16, se ve que la topologı́a del circuito es la misma, sin embargo
el valor de las resistencias de la de bajo consumo es mayor. Mientras mayor es el valor de las
34
Figura 3.25: Uso de una compuerta Schmitt Trigger para eliminar el ruido en una señal digital.
resistencias del circuito, menor es la corriente consumida, y menor la potencia disipada. El precio
que se paga por esta solución es un mayor tiempo de retardo. Tı́picamente una compuerta TTL
estándar disipa unos 10 mW, mientras que una de bajo consumo disipa alrededor de 1mW. Por
otra parte, el retardo de propagación de una compuerta estándar es de unos 10 ns, mientras que el
de una de bajo consumo es de 33 ns.
Figura 3.26: Diagrama esquemático de una compuerta NAND TTL de la serie de bajo consumo.
Serie Schottky TTL (54SXX/74SXX)
Durante muchos años la serie Schottky TTL fue la de mayor velocidad entre las series TTL. La
mayor velocidad se logra mediante la incorporación de diodos de barrera Schottky. Estos evitan
que los transistores del circuito entren en total saturación al conducir. De esta forma es posible
disminuı́r el tiempo que toman los transistores para entrar y salir de conducción. Por otra parte,
las resistencias del circuito son incluso de menor valor que en los TTL estándar. La figura 3.27
3.2. COMPUERTAS TTL
35
muestra el circuito esquemático correspondiente a una compuerta NAND de la serie Schottky TTL.
El sı́mbolo, tanto de los diodos como de los transistores corresponde a los de barrera Schottky. El
retardo de propagación de una compuerta Schottky TTL es de unos 3ns y su disipación de potencia
de alrededor de 20 mW.
Figura 3.27: Diagrama esquemático de una compuerta NAND de la serie Schottky TTL.
Serie Schottky TTL de bajo consumo (54LSXX/74LSXX)
La serie Schottky TTL de bajo consumo ha sido la más utilizada en los últimos años. Esta, representa un compromiso entre la velocidad de operación y el bajo consumo de energı́a. Con un
retardo de propagación de alrededor de 10 ns, funciona a la misma velocidad que la serie TTL
estándar. Sin embargo, la disipación tı́pica de una compuerta de esta serie es de unos 2mW, es decir, una quinta parte de la de una compuerta de la serie estándar. la figura 3.28 muestra el circuito
esquemático de una compuerta NAND de esta serie.
Serie Schottky Avanzada y Schottky de bajo consumo avanzada
(54ASXX/74ASXX y 54ALSXX/74ALSXX)
Estas nuevas series son versiones tecnológicamente más avanzadas de las series Schottky y Schottky de bajo consumo. En las compuertas de la serie AS, la disipación de potencia tı́pica es de unos
8,5 mW y en las de la serie ALS es de alrededor de 1 mW. Los tiempos de retardo de propagación
tı́picos para la serie AS son de 1,5 ns y para la serie ALS de unos 4 ns.
36
Figura 3.28: Diagrama esquemático de una compuerta NAND TTL de la serie Schottky de bajo
consumo.
Capı́tulo 4
Circuitos Integrados CMOS
La sigla CMOS corresponde al término dado en inglés a los circuitos que utilizan transistores
MOS en forma complementaria (Complementary Metal Oxide Semiconductor), es decir, ocupan
un transistor de canal N juanto a un transistor de canal P. El término MOS es una versión reducida
del término completo, MOSFET, que significa Metal Oxide Semiconductor Field Effect Transistor.
4.1
Caracterı́sticas de operación y desempeño
En esta sección se describen las caracterı́sticas generales de operación de los circuitos integrados
digitales CMOS. Con especial énfasis se tratan los circuitos HCMOS (High speed CMOS), de
la serie 74HCXX, por ser los más utilizados actualmente. Su velocidad es comparable con los
integrados de la serie Schottky TTL de bajo consumo, (74LSXX). Otra serie CMOS muy utilizada
hasta hace poco tiempo, es la CMOS 4000, sin embargo, hoy ha sido prácticamente desplazada
por la 74HCXX. A continuación, desde una perspectiva comparativa con los TTL, se destacan las
caracterı́sticas más relevantes de los integrados digitales CMOS.
4.1.1
Voltaje de alimentación
Los circuitos bipolares TTL requieren una alimentación de
volts, tolerando sólo una pequeña
. Los circuitos CMOS en cambio, permiten un rango de alimentación mayor,
desviación de de +2 a +6 volts para las series HC y AC, y de +3 a +15 volts para las series 4000 y 74CXX. Sin
embargo, existen dos series CMOS, la HCT y la ACT, que han sido diseñadas para ser compatibles
con los circuitos TTL y por lo tanto requieren una alimentación de +5 volts.
4.1.2
Niveles de entrada
Cuando una entrada TTL está en estado B , entrega corriente al circuito que le está generando la
señal B (tı́picamente 0,25 mA para la serie LS). Esto debe ser considerado cuando se alimentan compuertas TTL con otro tipo de circuitos. Contrariamente, en un circuito CMOS no existe
corriente de entrada.
El umbral de entrada necesario en una compuerta TTL para provocar un cambio en la salida
G volts). Sin embargo, en la mayor
es de alrededor de dos caı́das de voltaje de un diodo (
37
CAPÍTULO 4. CIRCUITOS INTEGRADOS CMOS
38
parte de las familias CMOS, este umbral es de alrededor de media fuente de alimentación, con una
dispersión considerable, tı́picamente de entre 1/3 y 2/3 de la fuente de poder. Las familias HCT y
ACT, compatibles con los TTL, han sido diseñadas para tener un umbral de entrada bajo, similar
a los TTL. Como vimos, esto se debe a que en los circuitos TTL la salida C no llega a +5 volts.
Las entradas CMOS son susceptibles a daño permanente producto de la electricidad estática
durante su manipulación. Las entradas no utilizadas deben ser conectadas a C o a B según corresponda.
4.1.3
Velocidad y potencia
Los circuitos TTL consumen considerable corriente en estado de reposo (quiescent current). Como
vimos, mientras más rápida es la serie TTL, menores son las resistencias internas y por lo tanto
mayor es la corriente consumida en estado de reposo. La disipación de potencia en reposo de
todas las series CMOS es cero. Sin embargo, su consumo de potencia aumenta linealmente con
la frecuencia de operación. Los circuitos CMOS pueden operar a frecuencias comparables a la
de los circuitos TTL. Cuando ambas familias, TTL y CMOS, funcionan a máxima velocidad,
consumen aproximadamente la misma potencia (ver figura 3.6). El bajo consumo de los CMOS en
condiciones de baja frecuencia los hace atractivos en sistemas portátiles, como teléfonos celulares,
calculadoras, Palms, etc., donde la menor disipación de potencia posible, es probablemente la
condición de diseño más relevante.
4.1.4
Inmunidad al ruido
Otra de las caracterı́sticas sobresalientes de los integrados digitales CMOS es en la inmunidad al
, +
, #
ruido. El valor de
en los CMOS es de 1,4 volts y el de
es de 0.9 volts. Recordemos que
en los TTL de la serie LS estos valores son de 0,7 volts y de 0,4 volts respectivamente.
4.1.5
fan-out y carga
Contrariamente a los circuitos TTL, los circuitos CMOS representan en forma predominante una
carga capacitiva. Esto se debe a que las entradas corresponden a compuertas de transistores MOS,
que son puramente capacitivas. Para los CMOS, las limitaciones de velocidad están determinadas
por los tiempos requeridos para cargar y descargar las capacidades inherentes a estos transistores.
Cuando la compuerta de salida está en nivel H, la capacidad de la compuerta de entrada se carga
a través de la resistencia interna de la compuerta de salida. Cuando la compuerta de salida baja a
nivel L, la capacidad de entrada se descarga, como se muestra en la figura 4.1.
Al agregar más cargas CMOS a la salida de una compuerta, la capacidad total aumenta por
estar éstas en paralelo. Consecuentemente, se incrementan los tiempos de carga y descarga, reduciendo de esta forma la frecuencia máxima a la que puede operar el circuito. Por este motivo,
el fan-out de un circuito CMOS está limitado for la frecuencia máxima de operación. Mientras
menor sea el número de entradas conectadas a una salida, mayor será la frecuencia a la que podrá
operar el circuito.
Las excelentes caracterı́sticas de operación que presentan los integrados digitales CMOS
en cuanto a la corriente de reposo practicamente nula, a la variación de la salida entre 0
4.2. COMPUERTAS CMOS
39
Figura 4.1: Diagrama esquemático de la operación de carga y descarga de una entrada CMOS.
volts y el voltaje de la fuente de alimentación, a la buena inmunidad al ruido, etc., los hacen
hoy la mejor opción para los nuevos diseños. En aplicaciones donde se requiere alta densidad (memorias, microprocesadores), los fabricantes prefieren los circuitos NMOS (sólo con
transistores de canal N), a pesar de su disipación de potencia relativamente alta.
4.2
Compuertas CMOS
Para entender el funcionamiento de los circuitos integrados CMOS, es necesario estudiar primero
el funcionamiento de los transistores de efecto de campo MOS. Aunque estos dispositivos difieren
considerablemente de los transistores bipolares de juntura (BJT), tanto en su construcción como
en su funcionamiento, operando en conmutación el comportamiento de ambos es similar. Considerando el caso ideal, los dos funcionan como interruptores abiertos o cerrados, dependiendo del
valor de sus entradas.
4.2.1
Estructura y funcionamiento del transistor MOS
El transistor MOS es un dispositivo de tres terminales en el cual el flujo de corriente entre dos de
ellos, drenaje y fuente (drain y source), es controlado fundamentalmente por el voltaje aplicado
en el tercer terminal, llamado compuerta (gate).
La estructura fı́sica de un transistor MOS se muestra en la figura 4.2. El substrato puede ser
de silicio tipo P o de tipo N. El drenaje y la fuente (D y S) son zonas muy dopadas con impurezas
de tipo contrario a la del substrato. La compuerta (G) está formada por una capa de polisilicio
muy dopada (de tipo N). Entre esta capa y el substrato existe una capa de óxido de silicio H I J = ,
material de excelentes propiedades aislantes. Si el substrato es de tipo P, o de tipo N, hablaremos
respectivamente de transistores MOS de canal N, o de canal P, respectivamente.
De la figura 4.2 se observa que el transistor MOS es simétrico. El drenaje y la fuente son
fı́sicamente indistinguibles. En realidad cada uno de los terminales S/D y D/S actuará como
drenaje o como fuente en función de las tensiones que se apliquen al transistor.
Veamos cualitativamente el funcionamiento de un transistor NMOS (MOS de canal N). como
se muestra en la figura 4.3, el substrato es de tipo P y tanto el drenador como la fuente son de tipo
40
Figura 4.2: Estructura fı́sica de un transistor MOS.
K
N. Tomaremos como referencia de tensión el terminal de la izquierda (
), de manera que las
L K
L
0 K
0
tensiones (positivas) que aplicaremos a los otros dos terminales serán
y
.
Esta terminologı́a indica que el drenaje de un transistor NMOS es el terminal simétrico al que se
aplica la tensión más alta. Como en primera aproximación al funcionamiento del transistor una
tensión de substrato diferente a la de fuente tiene muy poca influencia, no consideraremos este
K M
caso. Por lo tanto supondremos
.
Figura 4.3: Sección verical y sı́mbolo circuital de un transistor NMOS.
De la figura 4.3 se puede concluir que en condiciones estáticas la corriente que fluye por la
compuerta es siempre nula, ya que está conectada a un material aislante. Por lo tanto en estas
0
condiciones a lo mas podrá fluir una corriente no nula, , entre los dos terminales simétricos S y
D.
L K
0 K
Si el voltaje de la compuerta,
, es cero o negativo, no importa cuál sea el valor de
, la
0
corriente
será cero. Esto se debe a la presencia de dos junturas PN polarizadas inversamente
L K
entre el drenaje y la fuente. Si en cambio aplicamos una tensión
positiva, análogamente a
un condensador, se acumularán cargas negativas (electrones) en la zona del substrato bajo la com L K
es suficientemente grande, estas cargas negativas formarán un canal conductor que
puerta. Si
41
0 K
permitirá la circulación de corriente entre el drenaje y la fuente. Si en forma simultánea
es
positivo, los electrones fluirán desde la fuente hacia el drenaje. Como la corriente eléctrica se
0
define como un desplazamiento de cargas positivas, diremos que la corriente
fluirá desde el
L K
drenaje a la fuente. Intuitivamente se tenderá a pensar que mientras más alto es
, más alta será
0
0 K
también la corriente , y de la misma forma, mientras más alto es
más alta será también
0
0 K
0 K
. Todo esto es cierto sólo para pequeños valores de
, ya que al aumetar
más allá de un
0
deja de aumentar, es decir, se satura. Esta situación se conoce como
cierto valor, la corriente
estrangulamiento del canal (pinch-off ).
4.2.2
Funcionamiento en conmutación del transistor MOS
La figura 4.4 muestra el sı́mbolo esquemático para los transistores MOS de canal 7 y de canal .
Como vimos, sus terminales se identifican como compuerta, drenaje y fuente. Generalmente, en
integrados digitales el cuarto terminal, substrato (bulk), se conecta al terminal fuente de cada uno
de los transistores del integrado durante el proceso de fabricación. Ası́, el sı́mbolo se dibuja en
forma simplificada como se muestra en la figura 4.4
Figura 4.4: Sı́mbolo circuital de los transistor MOS de canal 7 y de canal .
Fijemos nuestra atención en el funcionamiento de un transistor NMOS en conmutación. Si
la tensión de compuerta es más positiva que la de la fuente, vimos que se forma un canal entre
drenaje y fuente permitiendo la conducción. Podemos decir entonces, que en estas condiciones
- ,
el transistor está conduciendo o está ON y la resistencia del canal,
, es pequeña. Cuando la
tensión compuerta-fuente es cero, el canal deja de existir y el dispositivo no conduce entre drenaje
y fuente. En estas condiciones decimos que el MOSFET está OFF y la resistencia entre drenaje y
- N N
fuente,
, es muy grande.
Los MOSFET de canal funcionan en forma similar, pero con todas las polaridades de las tensiones inversas a las del MOSFET de canal 7 . Ambas situaciones, conducción y corte se ilustran
en la figura 4.5 tanto para transistores de canal 7 como de canal . En forma ideal las resistencias
- ,
- N N
y
pueden despreciarse y entonces sólo consideramos el dispositivo como un interruptor cerrado o abierto.
42
Figura 4.5: Funcionamiento en conmutación de los transistores MOSFET.
4.2.3
Funcionamiento de algunas compuertas tı́picas
A continuación se presenta y se analiza en forma simplificada el funcionamiento de las compuertas CMOS más tı́picas. El análisis sólo intenta formar una visión general de la operación
de las distintas compuertas CMOS. Se recomienda en forma especial que los alumnos realicen
simulaciones utilizando SPICE, alterando las tensiones de entrada, las cargas y la temperatura de
funcionamiento, con el objeto de tener una visión más completa y cercana a la realidad.
Inversor CMOS
El circuito de la figura 4.6 muestra la estructura de un inversor CMOS. Se aprecia claramente la
existencia de un par complementario de transistores, uno de canal 7 y otro de canal y la gran
simplicidad en comparación con los circuitos TTL. Cuando se aplica un nivel alto (H) a la entrada,
el transistor PMOS (: ; ) no conduce y el NMOS (: = ) si conduce, entrando en saturación. Esta
- ,
condición forma un camino de baja impedancia (
) entre tierra y la salida de la compuerta,
haciendo que la tensión en ella sea muy cercana a 0 volts, es decir un nivel L. Cuando se aplica
un nivel L a la entrada, : ; se satura y : = no conduce. Esta condición forma un camino de baja
- ,
0 0
impedancia (
) entre la fuente y la salida, haciendo que esta tenga un valor cercano a
,
es decir un nivel H.
43
Figura 4.6: Circuito esquemático de un inversor CMOS.
Compuerta NAND CMOS
La figura 4.7 muestra el circuito esquemático de una compuerta NAND CMOS de dos entradas.
Observe la disposición de los pares complementarios y note que los transistores NMOS conectados en serie forman el camino de baja impedancia hacia tierra cuando ambos conducen, y que los
0 0
dos transistores PMOS en paralelo forman el camino de baja impedancia hacia
cuando uno
de ellos o ambos conducen.
Figura 4.7: Circuito esquemático de una compuerta NAND CMOS de dos entradas.
En detalle el funcionamiento de una compuerta NAND CMOS es el siguiente:
Cuando ambas entradas están en nivel L, : ; y : = se saturan y : y : > no conducen. De
- ,
esta forma se genera un camino de baja impedancia (dos
en paralelo) desde la fuente
0 0
hacia la salida.
de alimentación
44
Tabla 4.1: Tabla de conmutación de los transistores en la compuerta NAND COMOS.
A
4
1
L
L
H
H
L
H
L
H
:
;
2
S
S
C
C
:
=
S
C
S
C
:
3
C
C
S
S
:
>
C
S
C
S
Salida
H4
H
H
L
Cuando la entrada A esta en nivel L y la entrada B en nivel H, : ; y : > conducen saturándose,
mientras que : = y : se mantienen cortados, es decir sin conducir. Como : y : > están
en serie y sólo : > conduce, no hay un camino conductor hacia tierra. Sin embargo, existe
0 0
un camino de baja impedancia hacia
a través de : ; , por lo tanto la salida está en nivel
H.
Cuando la entrada A está en nivel H y la entrada B está en nivel L, la situación es justo contraria a la anterior, es decir, : ; y : > no conducen, mientras que : = y : se saturan. En esta
situación nuevamente el camino hacia tierra esta cortado, ahora debido a : > , y el camino
0 0
hacia
es de baja impedancia, debido ahora a : = . Entonces, la salida nuevamente es de
nivel H.
Por último, cuando ambas entradas están en nivel H, : ; y : = no conducen mientras que : y : > se saturan. En esta condición, se forma un camino de baja impedancia entre tierra y la
salida, a través de : y : > , haciendo que la salida esté en nivel L.
En la tabla 4.1 se muestra un resumen del estado de los transistores y de la salida para las
distintas condiciones de entrada en una compuerta NAND CMOS.
4.2.4
Compuerta NOR CMOS
La figura 4.8 muestra una compuerta NOR CMOS de dos entradas. Observando la disposición de
los pares complementarios, se aprecia que es justo la configuración inversa a la de la compuerta
NAND. Ahora los transistores PMOS están en serie y los NMOS en paralelo.
En detalle el funcionamiento de una compuerta NOR CMOS es como sigue:
Cuando ambas entradas están a nivel L, : ; y : = se saturan, mientras : y : > no conducen.
0 0
Esta condición genera un camino de baja impedancia entre
y la salida, haciendo que
esta esté a nivel H.
1
L = nivel bajo
S = saturado (on)
3
C = cortado (off)
4
H = nivel alto
2
45
Figura 4.8: Circuito esquemático de una compuerta NOR CMOS de dos entradas.
Tabla 4.2: Tabla de conmutación de los transistores en la compuerta NOR COMOS.
A
4
L
L
H
H
L
H
L
H
:
;
S
S
C
C
:
=
S
C
S
C
:
C
C
S
S
:
>
C
S
C
S
Salida
H
L
L
L
Cuando la entrada A está a nivel L y la entrada B a nivel H, : ; y : > se saturan, mientras
que : = y : no conducen. De esta forma, sólo hay un camino de baja impedancia hacia
tierra, provocado por la conducción de : > , haciendo que la salida esté en nivel L.
Cuando la entrada A está a nivel H y la entrada B a nivel L, : ; y : > no conducen, mientras
que : = y : se saturan. En esta condición se forma un camino de baja impedancia hacia
tierra, debido a la conducción de : , haciendo que la salida esté en nivel L.
Cuando ambas entradas están a nivel H, : ; y : = no conducen, mientras que : y : > se
saturan. En esta condición hay un camino de baja impedancia hacia tierra provocado por
- ,
dos
en paralelo, debidos a la conducción de : y : > . De esta forma, la salida está en
nivel L.
La tabla 4.2 muestra un resumen del estado de los transistores y de la salida para las distintas
condiciones de entrada de una compuerta NOR CMOS.
46
4.2.5
Compuertas CMOS de drenaje abierto
Las compuertas de drenaje abierto son la contraparte CMOS de las compuertas de colector abierto
TTL. Una compuerta de drenaje abierto corresponde a un circuito digital cuya salida es un transistor NMOS (MOS de canal 7 ) como muestra la figura 4.9(a), con el terminal de drenaje desconectado. De la misma forma que las compuertas TTL de colector abierto, es necesario conectar una
resistencia pull-up, como se muestra en la figura 4.9(b) para poder producir un salida de nivel H.
Figura 4.9: Compuertas de drenaje abierto.
4.2.6
Compuertas CMOS triestado
Las compuertas CMOS triestado incluyen el circuito 4.10 en la configuración de salida para desconectar esta cuando se desea una salida de alta impedancia, es decir, para desconectar la salida
del resto del circuito externo. Como se aprecia en la figura 4.10, un nivel L en la entrada de
C O P I Q I 2 O R I S 7 hace que tanto : ; como : = se saturen, conectando la salida con el terminal 1 y 2
respectivamente. Contrariamente, cuando la entrada de C O P I Q I 2 O R I S 7 está en nivel H, tanto : ;
como : = no conducen (se cortan), desconectando la salida de los terminales 1 y 2.
Figura 4.10: Configuración para salida triestado CMOS.
47
Intercalando el circuito de la figura 4.10 en la salida de los circuitos CMOS revisados previamente, podemos obtener las versiones triestado para cada uno de ellos. La figura 4.11 muestra las
versiones triestado para las compuertas NOT y NAND CMOS.
Figura 4.11: Compuertas NOT y NAND CMOS triestado.
48
Capı́tulo 5
Aspectos prácticos
En este capı́tulo revisaremos las consideraciones prácticas más relevantes, necesarias para diseñar
y construı́r circuitos digitales confiables. Desde este punto de vista, este capı́tulo puede considerarse una continuación, o más bién una extensión del capı́tulo 2. Sin embargo, con los conocimientos acumulados de los capı́tulos 3 y 4, podemos analizar ahora en forma más detallada y profunda
los aspectos prácticos necesarios para construı́r equipos digitales, más allá de los prototipos que
se desarrollan en este laboratorio. Inicialmente veremos los aspectos prácticos relacionados con
los integrados TTL. A continuación revisaremos las consideraciónes prácticas para el uso de integrados CMOS y finalmente, completaremos el estudio, analizando las reglas a considerar, para
combinar exitosamente integrados TTL y CMOS en un mismo circuito.
5.1
Consideraciones prácticas en el uso de circuitos TTL
En los capı́tulos anteriores se ha introducido los conceptos de fuente y drenaje o sumidero de
corriente. Ahora que además conocemos la configuración totem-pole, veremos la forma en que
operan las salidas de los circuitos TTL, como fuente y sumidero de corriente.
La figura 5.1 muestra un inversor TTL estándar, alimentando la entrada de otro inversor TTL
estándar. Cuando el estado de salida del inversor exitador es H, la compuerta actúa como fuente
de corriente para la carga. La entrada de la compuerta de carga equivale a un diodo polarizado en
forma inversa. Como este diodo no es ideal, la corriente de entrada es de un máximo de 40 A, los
cuales son suministrados por la salida totem-pole, en la forma que se muestra en la figura 5.1(a).
Cuando la compuerta exitadora tiene su salida en nivel L, actúa drenando corriente de la compuerta de carga, es decir, funciona como sumidero de corriente. Esta situación se muestra en la
figura 5.1(b). La corriente en este caso es de un máximo de 1.6 mA para los circuitos TTL estándar.
En las hojas de caracterı́sticas de los manuales de integrados TTL, esta corriente se indica con un
valor negativo, debido a que sale por la entrada de la compuerta de carga.
5.1.1
Conexión prohibida entre salidas TTL topem-pole
Las salidas totem-pole no pueden conectarse juntas en un mismo nodo, ya que dicha conexión
produce corrientes excesivas que darı́an lugar a daños permanentes en los dispositivos. La
49
CAPÍTULO 5. ASPECTOS PRÁCTICOS
50
Figura 5.1: Corriente entregada y drenada por una salida TTL.
figura 5.2 muestra un ejemplo cuando una de las salidas totem-pole es H (compuerta A) y la otra
salida es L (compuerta B). Claramente la fuente de +5 volts queda cortocircuitada a través de
: ; de la compuerta A y : = de la compuerta B, salvo por la resistencia en el colector de : ; .
Sin embargo, como esta resistencia es de un valor muy pequeño (130 ) y la resistencia de los
transistores bipolares en estado J es muy chica, la corriente que circula es mayor que el máximo
que soportan los transistores antes de quemarse.
5.1.2
Salidas de colector abierto
Alimentación de dispositivos externos
Los circuitos TTL con salida totem-pole estan limitados en la cantidad de corriente que pueden
- # $% ) * ( T U
A
para la lógica TTL estándar). En diversas aplicaciones
absorber en estado L (
5.1. CONSIDERACIONES PRÁCTICAS EN EL USO DE CIRCUITOS TTL
51
Figura 5.2: Conexión prohibida entre salidas totem-pole.
se requiere que una puerta TTL alimente dispositivos externos como LEDs, relés, etc., que en
general requieren más corriente que la que una salida totem-pole puede entregar. Para esta tarea,
usualmente se utilizan dispositivos con salida de colector abierto, debido a su mayor capacidad de
manejo de corriente y voltaje de salida. En una compuerta TTL de colector abierto, el colector
del transitor de salidda se conecta a un LED o a un relé como se muestra en la figura 5.3. En
(a) se utiliza una resistencia de limitación para mantener la corriente bajo el máximo que soporta
el LED. Cuando la salida de la compuerta es un nivel bajo, el transistor de salida drena corriente
desde la fuente, actuando como sumidero, y el LED se enciende. Cuando la salida está en nivel
alto, es decir cuando el transistor de salida no conduce, la diferencia de tensión entre el terminal
de colector y la fuente es cero, o muy pequeña, haciendo que el LED esté apagado. En general
una compuerta de colector abierto tı́pica puede absorber hasta unos 40 mA. En la figura 5.3(b)
se muestra la conexión de un relé a la salida de colector abierto. En este caso no se requiere
una resistencia limitadora ya que el relé posee una resistencia interna. Note que el voltaje de alimentación en este caso es de +12 volts. Tipicamente, una compuerta de colecto abierto soporta en
el colector (sólo en el colector) hasta +30 volts, dependiendo de la familia en particular.
IMPORTANTE: El diodo conectado en paralelo con el relé, en forma inversa, permite absorber los pulsos negativos de voltaje producidos por la bobina del relé cuando éste se enciende o se apaga. Estos pulso pueden ser de varias decenas de volts, quemando instantaneamente el transistor de salida de la compuerta.
Interconexión de salidas de colector abierto
Como ya hemos visto las compuertas TTL de colector abierto permiten que sus salidas sean conectadas a un mismop nodo. Esta conexión se denomina configuración AND-alambrada por el motivo
que quedará claro en seguida. La figura 5.4 muestra la conexión de tres inversores de colector
abierto a un mismo nodo. Como en todos los circuitos de AND-alambrado, se requiere una re V
sistencia pull-up externa .
52
Figura 5.3: Conexión de una carga a una compuerta TTL de colector abierto.
Cuando uno o más de los inversores tiene su entrada en nivel alto (H), su transistor de salida
está ON, actuando como un interruptor cerrado, conectado a tierra, como se aprecia en la figura
5.4(b) para el caso de un solo transistor conduciendo. Aunque sólo un transistor está fromando la
conexión a tierra, basta para que la linea de salida esté en nivel L.
La única forma de que la salida esté en estado alto (H), es que los tres inversores tengan sus
entradas en nivel L. De esta forma, los tres transistores de salida correspondientes estarán en estado
OFF, desconectados de tierra, haciendo que la salida esté en nivel H por medio de la resistencia
pull-up. Esta situación se ilustra gráficamente en la figura 5.4(c).
Claramente entonces, la salida conjunta F corresponde a la función A W 4 W X , es decir la
función AND de las tres salidas de los negadores
Manejo de información en buses
Previo al advenimiento de la lógica triestado, la lógica alambrada era la tecnologı́a más utilizada
para conectar dispositivos a un bus. Un bus es simplemente un camino común para transferir
datos, donde distintos dispositivos pueden leer información presente o pueden contribuı́r con informacion. Los buses pueden implementarse de distintas formas. Cuando se trata de dispositivos
fisicamente separados, como por ejemplo, dispositivos de entrada/salida en un sistema de computación, el bus puede ser simplemente un conjunto de cables donde se conecta cada uno de los
dispositivos. Un ejemplo de este tipo de bus se utiliza para conectar un microcomputador y sus
periféricos (bus de entrada/salida) como se muestra en la figura 5.5.
53
Figura 5.4: Configuración AND alambrada utilizando inversores de colector abierto.
Cuando se requiere datos de un periférico (del dispositivo 1, por ejemplo), el computador
envı́a una dirección a todos los dispositivos conectados al bus. Cuando la dirección corresponde al
dispositivo 1, éste la decodifica de modo que la entrada de cada NAND de colector abierto queda
en nivel H. Si la otra entrada de cualquiera de las NAND de colector abierto, correspondiente al
periférico 1, también es H, entonces la salida se hace L, llevando a L la linea correspondiente del
bus. Por lo tanto, un 1 lógico es representado en una linea de un bus open collector por un nivel L,
mientras que un 0 lógico es representado por un nivel H. Esta es una caracterı́sticas particular de
un sistema de bus manejado por compuertas de colector abierto.
La información entregada al bus debe ser invertida para traducir las señales lógicas a la forma
positiva. Note que las lı́neas de entrada al bus de todos los otros periféricos están deshabilitadas
ya que sus entradas están en nivel L. A pesar de que como vimos, las compuertas de colector
abierto pueden ser utilizadas para implementar buses, el rendimiento en términos de velocidad
no es eficiente. Además, se producen problemas de carga. Cada compuerta adicional conectada
al bus produce una carga extra a las compuertas que depositan información. Adicionalmente, el
valor óptimo de la resistencia pull-up ( 3 ), depende del número de compuertas conectadas. De
este modo, las resistencias 3 deben ser ajustadas con cada compuerta extra que se conecte al
bus.
A pesar de las limitaciones mencionadas, las compuertas de colector abierto todavı́a se utilizan
ampliamente en sistemas digitales. Una gran variedad de dispositivos, como memorias, están
disponibles con salidas de colector abierto. En la serie TTL 74XX, las salidas de colector abierto
sirven para convertir niveles. En este caso, como vimos, la resistencia pull-up puede conectarse a
un nivel de voltaje distinto de +5 volts. En diversos microprocesadores, los terminales de entradas
de control son activados mediante niveles L. Un ejemplo clásico son las entradas C A B 6 , Y A 6 ,
6 , y 4 Z H
:
del microprocesador Z-80. Tı́picamente, estas lineas de control son compartidas
por distintas fuentes de requerimiento de servicio. Una forma de conectar estas fuentes a una
lı́nea de control dada, es mediante un esquema de compuertas de colector abierto. Las fuentes o
54
Figura 5.5: Deposito de información en buses utilizando compuertas NAND de colector abierto.
transmisores tienen salidas de colector abierto. Esto significa que pueden llevar la linea de control
a un nivel L, pero requieren una resistencia pull-up externa para forzar un nivel H sobre la linea
de control. Un ejemplo tı́pico se muestra en la figura 5.6 donde tres fuentes de interrupción se
conectan, mediante NANDs de colector abierto, a la linea de interrupción de nivel activo L ( 6 )
de un microprocesador.
5.1.3
Entradas no utilizadas
Las entradas no utilizadas en compuertas y otros circuitos TTL deben ser tratadas en forma especial. Una entrada TTL desconectada actúa como si estuviese conectada a un nivel H. Esto se
debe a que, en esta condición, la juntura emisor-base del transistor de entrada queda polarizada
en forma inversa, equivalente a la situación que se produce cuando la entrada está en nivel H.
La figura 5.7 refleja esta condición. Sin embargo, debido a la sensibilidad al ruido que poseen
los integrados TTL, no es recomendable dejar las entradas no utilizadas en forma desconectada.
Existen diferentes alternativas para superar este problema.
55
+5 V
RP
Int 2
Enable 2
Microprocesador
INT
Int 1
Enable 1
Int 3
Enable 3
Figura 5.6: Fuentes de interrupción conectadas a la entrada de nivel activo L de interrupción de
un microprocesador.
+5 V
Desconectado
Transistor de
entrada TTL
+5 V
+5 V
H
Equivalente unión
emisor-base
con entrada desconectada
Diodo polarizado
inverso equivale a
circuito abierto
Figura 5.7: Efecto de una entrada TTL desconectada.
Unión de entradas
Uno de los métodos más comunes para tratar las entradas no utilizadas de una compuerta, consiste
en unir estas a una entrada utilizada. En el caso de una compuerta AND o una NAND, todas las
entradas que uno junte en un mismo nodo, equivalen a una sola carga de entrada, siempre que el
nivel de entrada sea L. En las compuertas OR y NOR sin embargo, cada entrada conectada a otra
entrada representa una carga adicional cuando el nivel de entrada es L. Cuando el nivel de entrada
es H, cada entrada adicional unida cuenta como una carga más para todos los tipos de compuertas
TTL. En la figura 5.8(a) se presentan los dos casos descritos.
El motivo por el que las compuertas AND y NAND representan una sola unidad de carga
cuando están en nivel L, independiente del número de cargas conectadas juntas, y por el que en las
compuertas OR y NOR cada entrada unida representa una carga unidad es evidente observando
las figuras 3.16, 3.18 y 3.19. La compuerta NAND y la AND utilizan un transistor de entrada de
emisores múltiples, entonces independientemente de cuantas entradas estén conectadas a nivel L,
la corriente total está limitada por la resitencia de base ; . Las compuertas NOR y OR utilizan un
transistor distinto para cada entrada, por lo tanto, con entrada L la corriente total es la suma de las
corrientes de todas las entradas unidas.
56
usada
usada
usada
usada
Dos entradas no usadas
conectadas a una utilizada
(a) Entradas unidas
+5 V
+5 V
no usada
Compuerta
no usada
no usada
(b) Entradas a Vcc o a tierra
Entrada
no usada
Compuerta
no usada
Entrada
no usada
(c) Entradas conectadas a una salida no usada
Figura 5.8: Métodos más utilizados para conectar entradas no utilizadas en compuertas TTL.
Entradas no usadas conectadas a
o a tierra
las entradas no utilizadas de las compuertas AND y NAND pueden conectarse a
a través de una
resistencia mayor que 1 k , 4.7 k es un buen valor. Esta conexión corresponde a poner un nivel
H en la entrada no utilizada, haciendo que la compuerta siga comportándose como AND o NAND
según corresponda. Las entradas no utilizadas en una compuerta OR o NOR deben conectarse
a tierra, para que la compuerta siga comportándose como tal. Una ilustración de este método se
presenta en la figura 5.8(b)
Entradas no usadas conectadas a una salida no usada
Por último, una tercera opción consiste en conectar las entradas no utilizadas a la salida de una
compuerta no usada. Claramente, hay que alimentar las entradas con los niveles adecuados para
que la salida genere el nivel requerido. Para las entradas no utilizadas de compuertas AND y
NAND, la salida de la compuerta no utilizada debe ser H, y para las entradas no utilizadas de
compuertas OR y NOR, debe ser L. Un ejemplo de esta situación se ilustra en la figura 5.8(c).
5.1.4
Oscilador Schmitt Trigger (multivibrador aestable)
Además de permitir eliminar ruido en señales digitales, como se vio en el capı́tulo 3, las compuertas Schmitt Trigger permiten la construcción de multibivradores aestables (sin un estado estable).
Estos, son una excelente fuente de señal de relo para pruebas de prototipos, y por este motivo se
incluyen aquı́, en el capı́tulo de aspectos prácticos. Una compuerta NAND TTL Schmitt Trigger
7413, puede utilizarse, en conjunto con una resistencia y un condensador, para configurar un simple y confiable oscilador, como se muestra en la figura 5.9. En el circuito, el condensador C se
carga y se descarga entre los puntos de histéresis continuamente, de la siguiente forma. Cuando el
57
condensador se carga, a través de la resistencia, hasta el punto de disparo más alto, la salida salta
abruptamente al nivel L. En este nivel, el condensador se descarga, a través de la resistencia R,
hasta alcanzar el nivel de disparo bajo, lo que causa un salto abrupto de la salida al nivel H. De
esta forma, el ciclo se repite indefinidamente.
Figura 5.9: Multivibrador aestable utilizando una compuerta Schmitt Trigger 7413.
La resistencia R en la figura 5.9 no debe tomar mucha corriente desde la salida de la compuerta,
por lo que su valor debe ser suficientemente alto para prevenir la carga de etapas subsiguientes.
Una resistencia de 390 permite un fan-out de 2 al oscilador de la figura.
Con una resistencia de 390 , la expresión para el ancho del pulso de salida del multivibrador
aestable es la siguiente
+
2
X
#
2
X
+
#
donde 2 es el perı́odo de tiempo en nano segundos (ns) cuando la salida esta en nivel H, y 2 es
la duración del nivel L, también en ns. Las unidades de C en ambas expresiones son pico Farads
(pF). La frecuencia del aestable en hertz (Hz) está dada por
[
G
X
donde X está expresado en farads. Note que no se da una expresión general para la frecuencia en
función de la resistencia y de la capacidad X . Esto se debe a que en ese caso hay que considerar
la circuiterı́a interna de la compuerta 7413.
+
#
Como se aprecia de las expresiones para 2 y 2 , la señal de salida del aestable está en nivel L
aproximadamente el 70% del tiempo. Para obtener un duty cycle de un 50%, es necesario agregar
una resistencia en serie con un diodo, de la forma en que se muestra en la figura 5.9. Con los
valores indicados en la figura, la frecuencia de salida esta dada por
[
G
X
donde, nuevamente X está expresado en farads y
[
en hertz.
58
5.2
Consideraciones prácticas en el uso de circuitos CMOS
Contrariamente a los circuitos TTL, los integrados digitales CMOS son muy susceptibles a ser
dañados por descargas electrostáticas. Esto se debe a la impedancia extremadamente alta que
poseen las entradas de esta familia de circuitos lógicos. Por lo tanto, es necesario tener especiales
precauciones al trabajar con ellos. Las más importantes son las siguientes:
1. Todos los integrados CMOS que no están siendo utilizados en un circuito deben mantenerse
insertados en una esponja conductora, para evitar la formación de cargas electrostáticas.
Cuando son retirados de la esponja para ser utilizados, sus patas no deben ser tocadas con
los dedos.
2. Cuando se retiran del material protector (esponja conductora o riel de plástico conductor),
los integrados ddeben colocarse con los pines hacia abajo sobre una superficie metálica
conectada a tierra. Nunca se deben poner sobre una superficie de espumas de poliestireno o
sobre bandejas plásticas.
3. Las herramientas, banco de trabajo, equipos de medición, y en general todos los elementos
que se utilizan en el armado de circuitos CMOS, deben estar conectados a tierra. En laboratorios alfonbrados principalmente, las personas que manipulan integrados CMOS deben
conectar su muñeca a tierra por medio de una pulsera conductora, conectada a un cable y a
una resistencia de alto valor. La resistencia evita que la persona se electrocute si entra en
contacto con una fuente de alimentación.
4. Nunca inserte dispositivos CMOS en protoboards o en bases de circuitos integrados en una
tarjeta cuando estas están energizadas. Esta precaución es válida también para integrados TTL.
5. Todas las entradas no utilizadas de compuertas CMOS deben conectarse a la tensión de
alimentación o a tierra como se indica en la figura 5.10. Si se dejan abiertas, las entradas
pueden adquirir cargas electrostáticas, debido a su muy alta impedancia, y flotar a niveles
de tensión absolutamente impredecibles.
6. Posteriormente al ensamblado de las tarjetas de circuito impreso, para almacenarlas o transportarlas, se deben envolver, junto a sus conectores, en esponja o plástico conductor. Los
pines de entrada y salida CMOS pueden ser protegidos también con resistencias de alto
valor conectadas a tierra.
Figura 5.10: Conexión de entradas CMOS no utilizadas.
5.3. INTERCONEXIÓN ENTRE INTEGRDOS TTL Y CMOS
59
Tabla 5.1: Parámetros limites de voltaje y corriente de entrada y salida para compuertas TTL y
CMOS
Parámetro
" +
$% &' (
" # $% ) * (
- +
$% &' (
- # $% ) * (
" +
$% ) * (
" # $%
- +
$% ) * (
- # $%
5.3
) * (
) * (
CMOS
74HC
3.15 V
1.00 V
4.90 V
0.10 V
1A
-1 A
-4 mA
4 mA
74
2.00 V
0.80 V
2.40 V
0.40 V
40 A
-1.6 mA
-400 A
16 mA
TTL
74LS
74S
2.00 V 2.00 V
0.80 V 0.80 V
2.70 V 2.70 V
0.40 V 0.50 V
20 A
50 A
-400 A -2 mA
-400 A -1 mA
8 mA
20 mA
74AS
2.00 V
0.80 V
2.70 V
0.50 V
200 A
-2 mA
-2 mA
20 mA
Interconexión entre integrdos TTL y CMOS
Cuando se conectan integrados digitales de dos tecnologı́as diferentes, como son TTL y CMOS,
el principal problema se presenta con las tensiones y las corrientes de entrada y salida de cada una
de ellas. Por este motivo, es importante tener en cuenta los valores de la tabla 5.1, que muestra los
parámetros de voltajes y corrientes de entrada para el peor caso.
5.3.1
conexión CMOS - TTL
A continuación veremos el caso en que una salida CMOS alimenta una entrada TTL. La tabla 5.1
- + $% &' (
, para una compuerta CMOS
muestra que el voltaje mı́nimo de salida para un nivel H,
es de 4.9 volts. Como este valor es mayor que el voltaje mı́nimo que requiere una compuerta TTL
" + $% &' (
para un nivel H,
= 2 volts, entonces podemos decir que CMOS es compatible con TTL
para el nivel de entrada H.
De la misma forma, un circuito CMOS tiene un voltaje máximo de salida para nivel bajo,
- # $% ) * (
, de 0.1 volt. Como este valor es menor que el voltaje máximo que acepta un TTL para
" # $% ) * (
el nivel L,
, que es de 0.8 volts, los CMOS tambı́en son compatibles con los TTL para el
nivel L.
- # $% ) * (
Del punto de vista de la corriente, una salida CMOS puede absorber 4 mA (
) para el
estado de salida L, garantizando el voltaje de salida adecuado. Cuando excita una entrada TTL, la
" # $% ) * (
salida CMOS debe ser capaz de absorber 1,6 mA (
) para cada entrada TTL. Esto limita el
fan-out de la puerta CMOS a dos entradas TTL.
Cuando una compuerta CMOS excita una entrada TTL LS (Schottky de bajo consumo), debe
ser capaz de absorber 400 A por cada entrada. En este caso el fan-out está limitado a 10 compuertas.
En los casos en que se requiere excitar entradas TTL S (Schottky) o TTL AS (Schottky avanzada) con salidas CMOS, el fan-out es igual a 2 para ambos casos.
60
5.3.2
Conexión TTL - CMOS
Cuando se requiere excitar una entrada CMOS utilizando una salida TTL, la conexión no es tan
simple como en los casos CMOS-TTL. Como se desprende de la tabla 5.1, Los integrados TTL
- + $% &' (
entregan voltajes mı́nimos de salida para nivel alto (H),
, de 2.4 a 2.7 volts. El voltaje
" + $% &' (
mı́nimo requerido por una compuerta CMOS para considerarlo como estado H,
, es de
3.15 volts. Por lo tanto el nivel de salida de un TTL no es suficiente para excitar una entrada
CMOS en nivel H. Como se verifica de la tabla 5.1, no ocurre lo mismo para el nivel bajo (L),
donde los voltajes si son compatibles.
Para poder establecer una conexión confiable TTL-CMOS, se requiere agregar una resistencia
pull-up, 3 , conectada a
, como se muestra en la figura 5.11(a), para ayudar a aumentar el
voltaje de salida de la compuerta TTL. Cuando la salida TTL está en estado L, debe absorber tanto
" # $% ) * (
. Este requerimiento
la corriente de la resistencia como la corriente de la entrada CMOS,
permite determinar la resistencia 3 de acuerdo a la siguiente ecuación:
- # $% &' (
3
- # $\ \ # ( " # $. ]
- K (
7
donde 7 es el numero de entradas CMOS alimentadas por la compuerta TTL e
- # $\ \ # (
" # $. ]
- K (
^ _
7
como se muestra en la figura 5.11(b).
Figura 5.11: Conexión de una salida TTL a entradas CMOS.

apuntes - Pontificia Universidad Católica de Chile

Transcripción

Documentos relacionados

Tema 1 - Departamento de Ingeniería Electrónica

Introduccion a TCP/IP - Network Startup Resource Center