Ain Bin Cin Din A0 B0 C0 D0 Serie Entrada Salida Serie CKS

Ain Bin Cin Din A0 B0 C0 D0 Serie Entrada Salida Serie CKS

REGISTRO UNIVERSAL
Entrada Paralelo
D0
Control
Entrada
Serie
S
CKS
S
CKP
P
D1
P
S
S
P
D3
P
S
P
S
Q
S
Q
S
Q
S
Q
R
Q
R
Q
R
Q
R
Q
Q0
SERIE − SERIE
SERIE − PARALELO
D2
Q1
Q2
Q3
Entrada
Serie
Control = 0 (AND−P anulada)
Señal de reloj CKS activa (reloj desplazamiento serie)
Entrada de datos por Entrada Serie
Salida paralelo por Q0−Q3, en 4 pulsos de reloj se obtiene el resultado completo
Salida serie por Q3, en 7 pulsos se obtiene el resultado completo
Control 1
PARALELO − PARALELO
Control = 1 (AND−S anulada)
Entrada es paralelo, por D0−D3, en cada pulso de reloj CKP se transfiere el dato a la salida
Señal de reloj CKP activa (En cada pulso de reloj se carga el dato de la entrada)
Salida paralelo Q0−Q3
CKS
Ain Bin Cin Din
A0
B0
C0 D0
Salida
Serie
Control = 1
Un pulso de Reloj CKP
PARALELO − SERIE
Andres Prieto−Moreno Torres
Circuitos y Sstemas Digitales
Control = 0
Reloj CKS
Lo primero es cargar el dato paralelo presente en D0−D3
Luego, en cada pulso de reloj se produce el desplazamiento de los bits,
y en consecuencia la salida serie (por Q3) del dato cargado
Forma especial de conexionado
Desplazamiento serie−serie inverso