Tema - I Dispositivos pasivos integrados

Transcripción

Tecnología de Dispositivos y Componentes
Electrónicos y Fotónicos
Tema - I
Dispositivos pasivos integrados
Dpto. Electrónica y Elgmo. - E.S.I.
Tec. Dispositivos y Componentes Elect. y Fotónicos
Índice
TEMA - I
1
Dispositivos Pasivos en Tecnologías CMOS
♦ Introducción
♦ Condensadores Integrados
• ESTRUCTURA B ÁSI CA Y VAL OR DE LA CAP ACIDAD
• N O LINEA LIDAD
• D EPE NDE NCIA CON LA TEM PERA TURA
• PARÁS ITOS
• TO LERACIA Y DESA PARE AMIENTO
• EL CONDENS ADO R DE DO BLE POL Y Y OTRAS ESTRUCTURA S
COMP ATIBLE S CON
CMOS
ES TÁ NDAR
♦ Resistores Integrados
• ESTRUCTURA B ÁSI CA Y VAL OR DE LA RES ISTENCIA
• N O LINEA LIDAD
• D EPE NDE NCIA CON LA TEM PERA TURA
• PARÁS ITOS
• TO LERANCIA Y DESA PAREA MIENTO
• ESTRUCTURA S COMP ATIBLE S CON CMOS ES TÁ NDAR
♦ Bobinas Integradas
• ESTRUCTURA B ÁSI CA Y VAL OR
• EFECTOS NO IDEALE S
• ESTRUCTURA S AVA NZA DAS
DE LA INDUCTANCIA
♦ Técnicas de Layout
• MEDIDA S CONTRA INTERFERENCIA S Y DES APA REAMIE NTO
• LA YO UT DE CO NDE NSADO RES Y RE SISTO RES
TEMA - I
2
Condensadores integrados
T
l
Estructura básica y valor de la capacidad
w
C ≅ A( ε ⁄ t ) ≡ AC'
área = A
T
Conductor
Aislante
t
C' = Capacidad por unidad de área
Conductor
B
B
Ejemplo
T
T
Contactos
poly2
Condensador
de doble “poly”
B
B
poly1
• Valor aproximado si t « w , l
• En otro caso se ha de considerar el campo de borde
♦
wl
Una estimación C ≅ ε-- ( w + 2t ) ( l + 2 t ) = ε ------ + 2w + 2l
 t

t
♦
O bien, C = C'A + C f *P , donde C f* = capacidad de borde por unidad de perímetro.
TEMA - I
3
No linealidad
Q
+
dQ
C = -------- = cte.
dV
Relación no lineal
Q = Q (V )
Relación lineal
Q = CV
V
−
dQ
C = -------- = C ( V )
dV
Q =
V
∫0 C (v )d v
C
En general
Coeficientes no lineales
V
C(V) =
C *( 1
+ α 1V + α2
V2
+ ...)
Doble poly
V C C ≅ V C C1 – VC C 2
Aproximación: Coficiente de tensión
Ajustando N D , VCC ≅ 0
1 dC
C ( V ) ≅ C * ( 1 + V CC ⋅ V )
V CC ≡ ---- -------C dV V = 0
V
V
V
En un entorno de V = 0
Poly2
( C o x') 2
VCC ≅ ---------------------- ⇒ V C C
3 qε s iN D
ND
SiO 2
C s 2'
ψ s1
ψs 2
si
t ox
Poly1
C ox '
C s 1'
Potencial
TEMA - I
4
Efectos de la no linealidad
Condensador no lineal => distorsión
Vo
CN
Convertidor D/A SC
SR
Vr
CN – 1
j ⋅ C (V )
2Vo2
V
j
V o ≅ ---- Vr + VC C ------o  V r – 3V o + ---------- 
Vr 
N
2
C1
DN
DN – 1
D1
( N – j ) ⋅ C ( V)
3
INL max = ------- VCC V r2
36
Vr
C i = C ( V ) ≡ C0 ( 1 + VCC ⋅ V )
Amplificador / integrador SC
C2
C2
C1 V C C
C
C
 1 + -------1 v 2
v o ≅ – -------1 v i – ------- ---------C 2 i
C2 C2 2 
C1
−
vi
C1
+vi/2
v i ( t) = A cos ( ωt )
vo
-vi/2
C1
A
HD 2 =  1 + -------  V CC -C2
4
+
v o+
+
v −o
C1
α2?
C2
HD 2 ≅ 0
−
TEMA - I
5
Dependencia con la temperatura
La capacidad depende de la temperatura
C ( T) = C ( T0 ) [ 1 + β 1 ( T – T0 ) + β 2 ( T – T 0 ) 2 + ... ]
Dilatación térmica de la dimensiones
Variación de la permitividad
Dependencia con T de la carga espacial
C
T
T0
Aproximación: Coficiente de temperatura
C ( T ) ≅ C ( T 0) [ 1 + T C C ⋅ ( T – T 0) ]
T C C ( T 0 ) ≡ --1-- dC
-------C dT T
0
En un entorno de T = T0
dt
1 d A 1 ox
1 dε ox
C' dC s 1'
C' dC s1 '
T C C =  -- ------- – ------ ---------+ ------- ----------+ ------------------ -------------+ ------------------ ------------- A dT to x d T  ε ox dT
( C s1 ' ) 2 d T
( C s 1' ) 2 dT
2.8 ppm/K
k Co x'  1
1
--------------- + --------------- 
≅ – ------------------------N D2 
2q ε si k T  N D 1
15-20 ppm/K
T2
C1
−
vi
T1
C 1 [ 1 + T C C ( T1 – T 0 ) ]
v o≅ – -------------------------------------------------------- v i
C 2 [ 1 + T C C ( T2 – T 0 ) ]
vo
+
Si T1 = T2
C1
= – ------- v i
C2
T = cte
ppm/K
30
C2
T
20
CC
T CC
10
foco
0
1018
1019
1020
1021
Concentración del dopado, ND (cm-3 )
TEMA - I
6
Parásitos
T
Aproximación
C
poly2
B
Rp
T
lT
R p ≅ ------R T+
wT
B
CTp
poly1
C Tp
CBp
Integrador SC
C1
φ1
V of
φ2
−
φ2
φ1
g = C1 ⁄ C2
vo
nT S
Voi
Integración
φ1
C2
φ2
t
C1
X
−
Y
vo
+
Cp
t0
nT S-T S /2
+
Cl
∼ 10% – 80% C
Cl
Cp
C1 
g m TS
ε ≅ Vi --------1 + -------   1 + -------  ⋅ exp  – ------------- Ce q 2 
C 2 
C1 
C eq
C1 + Cp
C e q = C 1 + C p + C l  1 + -------------------- 

C2 
t
C2
C2
X
SR
80
70
60
50
40
30
20
10
0 -5
10
Y
X
Y
80
70
ideal
60
g = 0.25
50
40
30
20
10
0
10 -4
10 -3 10 -5
g m (A/V)
ε, %
Vi
vo (t)
C2
Pequeño
CB p
Sub
lB
------R B + 2R con
wB
g = 4
ideal
10- 4
gm (A/V)
TEMA - I
10- 3
7
Parásitos
Arriesgado
Parásitos = Interferencias
C2
T
C1
poly2
−
B
vo
+
Cp
poly1
Ruido
Con apantallamiento
Ruido
Sub
Sub
Completamente
diferencial
Apantallamiento
V SS
V
T
Sh
B
poly2
poly1
Pero,
p+
n+
C Bp
FOX
U
n-well
R
RSh debe ser pequeña
Sh
Sub
V Sh debe estar suficientemente “limpia”
Cj
TEMA - I
8
Tolerancia y desapareamiento
Errores en el área
C Fabricada ≠ Especificada
Errores en la capacidad por unidad de área
Errores de borde
l
Errores en espesor y constante dielectrica
∆l = ∆l
+ ∆l
local
gradie nte
global
Óxido
∆l
A =
l
l
l
∆C P
-------- ≅ -- ∆l
C A
Óxido
Óxido
Fabricado
Especificado
2 = σ 2 + σ 2 + σ 2 + σ2
σC
le
ge
lo
go
Modelo estadístico
σC
------- =
C
l
l
l2
σ
log ------CC
K le
K lo K ge
-------------------- + --------- + K go
+
3 ⁄2
C
C
C
∆t = ∆ t
local
+ ∆t
∆ε = ∆ε
local
+ ∆ε
σg e
--------C
σgo
--------C
σlo
------C
log C
TEMA - I
9
Para condensadores “multi-plate”
σC
------- =
C
global
óxido
log C
global
borde
σl e
------C
σC
------- ∼ 1 – 10%
C
K = ctes. del proceso
σ
log ------CC
t
K le
K lo K ge
---------------------------+
+ --------- + K g o
3 ⁄2
nC
Cu
u
n Cu
Cu
Cu
Cu
Cu
C = n Cu
Expresión alernativa
n 1 / 2 Kle Kl o n Kg e
σC
------- ≅ ------------------+ ------- + ------------- + Kg o
3⁄2
C
C
C
C
g = C 1 ⁄ C2
Vi
φ1
Para un valor dado de C, su error relativo
aumenta con el número de divisiones
Integrador SC
C2
C1
φ2
−
φ2
φ1
vo
σg
------ =
g
+
K lo K g e
1  Kle
1
--- + -----   --------------------------+
 n m   C 3 / 2 C u  + Cu + Kgo ∼ 1% – 10%
u
Con estrategias de layout adecuadas
C2 = mCu
Cu
Cu
C 1 = nC u
Cu
σg
------ ≅
g
 K le K lo 
1
-- + --1---  -----------+ -------- ∼ 0.1% – 0.5%
 n m  C 3 / 2 Cu 
u
“Centroide”
TEMA - I
10
El condensador de doble polisicilio
Alta capacidad por unidad de área, 0.6 − 1.7fF/µm 2
poly2
VCC ≈ 50ppm/V
Alta linealidad,
poly1
Densidad
T C C ≈ 20 – 30ppm/K
Baja dependencia con T,
Parásitos reducidos y posibilidad de apantallamiento
Linealidad
Temperatura
Buen apareamiento, 0.1 − 0.5%
Parásitos
Apareamiento
Incompatible con CMOS estándar
Segunda capa de poly
Requiere un proceso
más complejo
Óxido fino interpoly
Tecnología “analógica”
20-25% de sobreprecio
t ∼ 20 – 60nm
Requiere caracterización
TEMA - I
11
Estructuras compatibles con CMOS estándar
Con estructura conductor-aislante-conductor
metal - difusión
metal
B
Densidad
FOX
Linealidad
t( 1 – 2µ m)
T
t
FOX
p+
Temperatura
metal
B
T
n+
n-well
Parásitos
Substrato p
t
Substrato p
Apareamiento
Párasito de “bottom” = diodo => fugas + capacidad de unión
metal - poly
T
metal - metal
metal
B
t
Densidad
Linealidad
FOX
poly
Substrato p
metal 2
T
t
B
metal 1
Temperatura
FOX
Parásitos
Apareamiento
Substrato p
Alta linealidad, y baja dependencia con la temperatura
Muy baja capacidad por unidad de área
Parásitos reducidos y posibilidad de apantallamiento
Mal apareamiento
TEMA - I
12
multi-capa
T
t3
metal 1
t2
metal 1
metal 3
T
T
B
metal 2
t1
C'
m-m-p
ε
ε
= -+t m-m t
B
t1
B
FOX
poly
Substrato p
metal 1
metal 2
poly
metal 2
t2
FOX
poly
Substrato p
m-p
Capacidad por unidad de área x5 o x6
Planarización (“polishing”) tras cada dieléctrico mejora el apareamiento (0.2% - 0.5%)
Errores de apareamiento sistemáticos dependientes de la densidad de metal
laterales
T
Densidad
?
?
Linealidad
Perímetro interior
Se puende combinar
con Multi-capa
Temperatura
Parásitos
C = C *lat P int
Apareamiento
?
B
Eficiencia en área (figuras geométricas que maximicen la razón P/A)
Parásitos capacitivos similares en ambos terminales
Densidad
Linealidad
Temperatura
Parásitos
Máxima eficiencia en área
p+
p+
Substrato p
C BD
CB S
CW S
B
n+
n-well
D
CG B
C G S + C GD + C G B
Top
Bottom
p+
p+
Top
n+
0.4
Top
n+
n+
p+
C G S + C GD
Top
CG B
-5
5
0
Bottom
n+
n+
10
Bottom = V SS
Top
p+
p+
n-well
Substrato p
Inversión
Fuerte
VG B ( V )
V SS
n-well
Substrato p
Acumulación
0.6
0.2
-10
Bottom
Sh
Inversión
Fuerte
0.8
Bottom
CW S
Top
Pésima linealidad
1
Bottom
Top
C GD
S
Apareamiento
Buen apareamiento
G
CG S
13
C ⁄ ( WLC o x ' )
Con estructura MOS
TEMA - I
Substrato p
Inversión
Fuerte
Bottom
C B S + C BD
Substrato p
Acumulación
Acumulación
Top
CG B
Bottom
CW S
Top
CG B
No flotante VS S
TEMA - I
14
Integrador SC
C 2 ≅ W 2 L 2 C o x'
Top
φ1
vi
−
φ1
p+
p+
vo
n+
n-well
+
Substrato p
Top
Bottom
Top
Top
φ2
n-well
Bottom
φ2
Bott.
n+
n+
Top
C 1 ≅ W 1 L 1 C o x'
Bottom
Substrato p
CG B
VR
Bottom
C G S + C GD
VR
Rangos de salida y entrada limitados
CW S
VCC
Con VR suficientemente positiva
Acumulación
VCC
Acum.
< VCC
I.F.
V C C ≈ 2500ppm/V
2kT ⁄ q
2kT ⁄ q
C ≅ WLC ox ' 1 – ------------------------------ V + --------------------------------V2
2
( VQ – V f b )
( V Q – Vf b )3
Bottom
Top
CW S
Con VR suficientemente negativa
Inversión fuerte
VCC
2kT ⁄ q
2kT ⁄ q
C ≅ WLC ox ' 1 – ---------------------------- V + ------------------------------- V2
2
( VQ – V T )
( V Q – VT )3
HD 2 ≈ – 60dB
Usando circuitería
HD 3 ≈ – 80dB
diferencial H D2 ≈ 0
Puede no ser suficiente
15
Integrador SC linealizado
C2
1 ⁄ C1 = 1 ⁄ C1 1 + 1 ⁄ C 1 2
C 12
C 11
φ1
vi
TEMA - I
A
B
φ2
φ2
C
φ2
−
vo
+
VR
Con VR suficientemente positiva y φ2 en alto, C 11 y C 12 se polarizan en acumulación
En φ1 , el nudo A excursiona v i ⁄ 2 => VA B = VR – v i ⁄ 2 y VAC = VR + v i ⁄ 2
La conexión en serie de C 11 y C 12 cancela la no linealidad en primera aproximación
HD 2 ≈ 0dB
HD 3 < – 90dB
Sólo ha de linealizarse la primera conversión V-Q
y, en algunos casos, la última Q-V
Para el mismo valor de C 1 se necesita 4 veces más área
Párasitos de “bottom” conectados al nudo de tierra virtual
TEMA - I
16
+
De unión PN
P
N
FOX
p+
−
V
P
N
N
n+
n-well
FOX
n+
Densidad
Linealidad
Temperatura
Parásitos
Apareamiento
N
p+
FOX
p+
Substrato p
C j' ( × 10 – 4 F/m 2 )
Substrato p
P
P
Substrato p
2.5
A Cj 0 '
C j ≅ ----------------------m
1 + V
-- 

φ
2.0
ND » NA
1.5
ND ≈ NA
1.0
0.5
1.0
2.0
n+
n-well
3.0
q ε NA ND  m
C j0 ' =  ----------s i -------------------- 2φ N A + N D
m
qε
C j 0 ' ≅  ----------s i N D 
 2φ

V ( V)
4.0
V CCj ≅ – m ⁄ V ∼ – 0.25V – 1
5.0
Uso como varactor
+
V
ω R =  1 + -- 

φ
+
L
L
V
−
−
si φ
Sensibilidad
Cj
Varactor
⁄ LC j0
Control lineal de ωR requiere m ≅ 2
Rp
V
m/2
Modelo
(dopado ) => R p
Compromiso entre sensibilidad y factor de calidad
Resistores integrados
TEMA - I
17
Estructura básica y valor de la resistencia
B
B
E
1 l
ρl
R = --- ------ = --- ---- ≡ R
σtw
tw
R
j = σ⋅E
l
l
-w
V
w
I
t
A
Resistencia de lámina
o “resistencia por cuadrado”
A
Ejemplo
Resistor de difusión n+
B
A
R
≈ 30 – 100Ω
A
B
n+
(No “salicidado”)
Substrato p
n+
Contando cuadrados
l⁄ w = 5
A
RA B = n
R
+ 2R head + n cor R cor
R1 =
equivale a 0.56
R1 = R2
R cor = 0.56R
l ⁄w = 5
R2 =
B
R = 66.72R
TEMA - I
18
No linealidad
I
Relación lineal
Relación no lineal
dR
R = -------- = cte.
dI
+
I = I (V )
I = V ⁄R
−
V
dV
R = ------- = R (V )
dI
Existen dos mecanismos de no linealidad
A)
B)
Variación del espesor efectivo del canal
VA
VA B > 0
VB
t
Va
y = 0
n+
Vb
µ0
y = l
Substrato p
12800
Modelo
te q = te q [ ( V a + V b ) ⁄ 2 ]
Domina A)
Domina B)
215
Modelo
12200
11800-4
Experimental
210
12400
205
12000
w e q = w e q[ ( V a + V b ) ⁄ 2 ]
VA B ⁄ l
EC
12600
R (Ω )
V AB
1
--l-- ⋅ ----------------------------------------⋅  1 + ------------- 

lEC 
w ( teq ⁄ tj ) ( w eq ⁄ w )
µ0
µ eff = ----------------------------------------1 + V A B ⁄ ( lEC )
vd
VS S
R = R
Saturación de la velocidad de los portadores
VA B ( V)
-2
0
2
200
4
-4
V A B (V )
-2
0
TEMA - I
V2
R2
V3
VN – 1
RN – 1
n+
1.55
∆R = 4Ω
LSB
0.2
INL
DNL
0.0
1 4
G Vb
VB
ID = β [ 2 ( VG S – VT )V D S – V 2D S ]
VS S
8 12 16 20 24 28 32
Índice j
R + ∆R
INLmax
VS S
S
VDS = V A – VB
R = R 0 ( 1 + γ 1 V D S + γ 2 V 2D S + λ 1 VG S + λ 2 VG2 S )
-0.1
R
D
Va
0.1
R + (N – 2 )∆ R
VG S = VS S – VB
VA
0.3
R + ( N – 1) ∆R
V SS
Índice j
0.4
V SS
VDD
Substrato p
R j – R j – 1 ≈ cte.
1.45 1 4 8 12 16 20 24 28 32
VN + 1
VB
1.60
1.50
VN
RN
VA
5 bits
R (k Ω )
R1
19
Modelos alternativos
Domina A)
1.65
V1
4
No linealidad
Convertidor D/A resistivo
VDD
2
LSB
D N Lmax
≅ N 2 ∆R ⁄ ( 8R )
LSB
γ 1 = 652ppm/V
γ 2 = 1130ppm/V2
λ 1 = – 1240 ppm/V
λ 2 = – 115 ppm/V 2
≅ N ∆R ⁄ ( 2R )
CMOS 0.35µm
TEMA - I
20
Dependencia con la temperatura
R ( T) = R ( T0 ) [ 1 + β 1 ( T – T0 ) + β 2 ( T – T 0 ) 2 + ... ]
La resistencia depende de la temperatura
Variación de la movilidad
Variación del potencial de contacto
µ ( T) = µ ( T 0 ) ( T ⁄ T0 ) – α
Wj ≅
α∼1–2
log
R
µ
φ = ( kT ⁄ q ) ln ( N A N D ⁄
Si T
T ( K)
VA
2εsi [ φ + V ( y ) ]
-----------------------------------ND
q ND  1 + ------- 

NA 
log
VB
V AB = 0
n+
n 2i )
Wj
φ
=> R
µ
=> R
Substrato p
VS S
Modelos aproximados
Amplificador resistivo
R ( T ) = R (T 0 ) [ 1 + T C R ( T – T 0 ) ]
R2 (T 2 )
v o = – ------------------v i
R1 (T 1 )
R2
R1
T2
Coficiente de temperatura
vi
TCR ≈ 400 – 1500ppm/K para Resistor n+
−
T1
R = R( T0 ) [ 1 + T C R1 ( T – T 0 ) + T C R2 ( T – T 0
R2
Si T1 = T 2 ⇒ v o = – ------- v i
R1
T = cte
foco
vo
+
Atención al autocalentamiento
por Efecto Joule
)2 ]
TEMA - I
21
Parásitos
Modelo
RP A
B
A
A
n+
IS A
Ruido
R
Substrato p
V
2
Transición 010 -> 110
0.0
RN
B'
1
--- C j
6
S'
RP B
B
IS B
RP S
2 Secciones
Sub
3bit
fc
Mejor precisión con 2M secciones
2.0
1.0
R⁄2
Adecuado hasta una decada sobre
V
1
R2
2
---C j
3
3
fc = ----------------------------( 2 πRC j Tot )
Convertidor D/A
1
1
--- C j
6
Pérdidas
Cj
V DD
R⁄2
A'
A'
Sin Cj
Con Cj
Ideal
C
--------j
6M
R
-------2M
2 Cj
--------3M
R
-------2M
1C j
--------3M
R
-------2M
R
-------2M
2C j
--------3M
R
-------2M
R
-------2M
2C j
--------3M
C
--------j
6M
B'
S'
VSS
-1.0
-2.00
10
20
30
Tiempo (ns)
TEMA - I
22
R Fabricada ≠ Especificada
l
R = R ---- + 2R head + n corR cor
w
Contactos
∆R
(Variaciones del dopado o del espesor)
∆ l, ∆ w (Errores de borde)
∆ R head (Desplazamiento de máscaras, variación de N D )
∆ R cor (Imprecisión en la estimación de R cor)
Esquinas
∆ = ∆ Local + ∆ global
ρ ∆t ∆l ∆w 1
∆R ∆
-------- ≅ ------ – ----- + --- – -------- + ---- ( 2 ∆R head + n cor∆ R cor)
ρ
t
l
w R
R
Tolerancia 25% - 50%
Componente aleatoria
Despreciable con
despreciable
técnicas de layout
adecuadas
σR
------- =
R
R2
v o = – -------v i
R1
σ 2ρ σt2 σ 2l σ w2
------ + ------ + ------ + ------ρ 2 t2
l2 w 2
--A
---wl
Amplificador resistivo
C
-------w 2l
B
-------l2 w
R 2 = mR u
R2
R1
vi
−
vo
“Centroide”
+
σR
------- =
R
K2 K 3
K1 
------ 1 + ------ + ------ 

w
l 
wl
σR
K
------- ≅ ------1
R
wl
Si domina K 1 =>
σR2 1 σR2 2
--------- + --------- =
R 12 R 22
σg
------ =
g
σR u
1
--- + -1
--  --------n m R 2
2
R 1 = nR u
u
∼ 0.2 % – 1%
Ley de áreas
TEMA - I
23
Efectos del desapareamiento: Ejemplo
Convertidor D/A
R j = R u + ∆R u
VDD
σR
j
j
--------u ( V D D – VS S ) -------  1 – -- 
2


N
Ru
N
V1
R1
R2
V3
VN – 1
RN – 1
∆R u ≈ 0
VN
RN
VN + 1
σV j
σR u
V2
σV
j
max
N– j+1
(j – 1)
VDD  ---------------------  + VS S --------------

N
N
Vj
σR
1
= --------u ( VDD – V S S ) -----------Ru
4N
INL
LSB
σR
≅ N ⁄ 4 --------u
Ru
VS S
10 bits
0.6
0.50
0.50
0.5
INL
INL
0.25
0.25
0.00
0.00
-0.25
-0.25
0.4
LSB
σ V j ( mV )
Para b bits
σR
1 1
---------u ≤ --- -----------R u 3 2b ⁄ 2
0.3
Simulada
0.2
Calculada
0.1
0.0
1
128 256 384 512 640 768
Índice j
896 1024
-0.50
1
256
512
768
-0.50
1024
1
Índice j
256
512
768
1024
Índice j
TEMA - I
24
Resistores difundidos
Difusión n+ ó p+
“Salicidado”
A
B
A
VS h
B
R. cuadrado
p+
n+
Linealidad
n+
n-well
Temperatura
Substrato p
Parásitos
Substrato p
Apareamiento
Posibilidad de apantallamiento
N-well
A
B
A
Vp
B
n+
n+
p+
n+
R. cuadrado
n+
Linealidad
n-well
Temperatura
n-well
Substrato p
Parásitos
Apareamiento
R
Menor dopado
Substrato p
mayor (1-2 kΩ )
Resistor estrangulado
Menor capacidad parásita
R
Peor linealidad y mayor
dependencia con T
TEMA - I
25
Resistores depositados
VS h
A
Polisilicio
A
VS h
“Salicidado”
B
R. cuadrado
FOX
poly
Linealidad
FOX
poly
Substrato p
R
B
Temperatura
≈ 50 – 150Ω
n-well
n+
Substrato p
Parásitos
Apareamiento
Fácil apantallamiento
(No “salicidado”)
Aislamiento por óxido => Baja capacidad a substrato + No hay fugas de corriente
No linealidad debida básicamente a saturación de la velocidad => Idóneo para DAC resistivo
Metal
Aluminio o aleaciones
Metal
A
B
FOX
Sub
No compatibles con CMOS estandar
Muy baja
R ≈ 50m Ω
Polisicio Hipodopado
R
≈ 1 – 2kΩ
T C R ≈ – 1000ppm/K
R. cuadrado
Linealidad
Temperatura
Parásitos
Apareamiento
Muy lineal en
un amplio
rango
NiCr ó SiCr (pelicula delgada sobre el chip)
Tolerancia < 1%
T C R ≈ 100ppm/K
TEMA - I
26
Resistores de canal
IDS ( mA)
I D S ≈ µC ox ' w
--  VG B – VS B – VT – 1
---αV D S VDS

l
2
G
Inversión fuerte
VD S «
ID S
D
0.2
1
≅ ----------------------------------------------------------µC ox ' ( VG B – V S B – VT )
R
B
( VG B – V S B – VT ) pequeño ⇒ R
VG B = 2.5V
VG B = 2.25V
l
---w
R = R
S
Región óhmica
0.3
VG B = 2 V
VG B = 1.75V
0.1
VG B = 1.5V
grande
Buen apareamiento ( ∼ 0.1 – 0.5% )
0.0
0
0.5
La linealidad se pierde si V D S aumenta
IN
vi+
OUT
C
Vc
−
R
v i−
+
Filtro
vo+
+
−
Vc
Comparador
de fase
vo C
V clk
Distorsión
Circuitería diferencial
y balanceada, etc.
Reducción del rángo dinámico
Influencia de los parásitos
en la respuesta del filtro
Autosintonía
Bobinas integradas
2.0
Integrador MOSFET-C
Resistor controlado
por tensión
R
1.5
VDS ( V )
Capacidad parásita a G y B ( C G S + C GD + C B S + C BD )
Vc
1.0
TEMA - I
27
Estructura básica y valor de la inductancia
Espiral cuadrada
metal 2
L difícil de estimar
Aproximaciones
A
A
L
L ≈ µ0 n 2 r
B
± 30%
L
n ≈ ------------------------µ0 ( s + w )
1/ 3
A
a
metal 2
2r
B
metal 1
s
metal 1
B
45µ 0 n 2 a 2
L ≅ -------------------------22r – 14 a
± 5%
FOX
w
Para mayor precisión
se necesita un simulador
de campo electromagnético
Substrato p
n espiras
Ejemplo
Transformador
A
Área= 4r 2 ≅ 4n 2 ( s + w ) 2
L
≅ 4 ------ ( s + w ) 2
µ0
D
2/ 3
B
L = 100nH
A
C
B
D
250 µm
C
s + w = 5µ m
A
B
TEMA - I
28
Bobinas integradas
Efectos no ideales
Efecto Skin
l
Resistencia serie
A
δ
ρ
l
R S ≅ ---------------------------------δ( 1 – e –d ⁄ δ) w
n espiras
d
δ ≈ 2ρ ⁄ ( ωµ 0 )
B
w
Capacidad a substrato
Capacidad entre espiras
C Sub ≅ wl ( ε ⁄ t)
C P ≅ nw 2 ( ε ⁄ t m )
s
w2
2
Resistencia del substrato R S u b = ------------------wlG Sub
Modelo
w
Parámetro de ajuste
Z ( j2πf ) ( Ω )
L
400
RS
A
B
Cp
4
Impedancia
Q
A
Q
300
L = 10nH
tm
3
t
B
2
C Sub ⁄ 2
C Sub ⁄ 2
R Sub
Sub
200
Frecuencia
de resonancia
100
R Sub
0
2
4
6
8
Frecuencia (GHz)
1
FOX
0
Substrato
10
Substrato conductivo = pérdidas de L
Bobinas integradas
TEMA - I
Estructuras avanzadas
Aumentar Eficiencia,
m4
Q, ω R
Técnicas para aumentar L
FOX
m3
OS l e
CM p a ti b
m
co
Conexión en serie de varios metales
m2
29
Aire
500µm
200µm
Deposición de NiFe bajo la espira
Micromecanizado del substrato
Substrato p
m1
Técnicas para evitar pérdidas en sub
Micromecanizado del substrato
O S le
CM a t i b
p
co m
Apatallamiento
NiFe
Técnicas para reducir R S
Substrato p
Eliminar espiras centrales
Conexión paralelo de varios metales
FOX
Aire o vacio
m4
m3
m2
Mejoras por ahora
poco significativas
m1
FOX
Q ∼ 15 – 30 ω R ∼ 4GHz
Substrato p
O S le
CM a t i b
p
m
co
TEMA - I
30
Técnicas de Layout
Un buen “layout” debe
Proteger contra interferencias
Asegurar un buen apareamiento
poly2
“Centroide”
Crítico en CIs
de señal mixta
poly1
Sub
Circuito SC
Analógico Digital
Ruido
Reducir parásitos
Fases
reloj
Protección
Llaves
Substrato p/p+
V SS
Implantación
de campo
Anillo
de guarda
VDD
p+ p
p-well
n+
Isup
n-well
Substrato
superficial
Condesadores
unitarios en
array
Idep
p+
?
BIA S
Celdas de
polarización
Amplificadores
OP-AMP
OP-AMP
Substrato
profundo
Revisión de las técnicas
anti-interferencias
OP-AMP
Técnicas de Layout
TEMA - I
31
Reglas para un buen apareamiento (condensadores)
Para condensadores de doble-poly:
A
C1
B
C 2 ⁄ C1 = 4.25
C
C2
D
Esctructura centroide con unitarios
idénticos o con misma relación A/P
dummy
Para razones no enteras, el condensador
A
no unitario forma parte de la capacidad
B
mayor y su valor es lo más parecido
posible al del unitario
dummy
C
D
Mismo entorno hasta 50µm
Capacidad debida al conexionado
en relación similar a las capacidades
nominales
GND
Líneas de desacoplo conectadas a
una tensión fija entre líneas de
conexionado
?
Fuertemente dependientes
del proceso y tipo de condensador
m1-poly2 con
m1
m2
poly2
m1-poly1 con
m1 a tierra
via
Unitarios
Plano metálico a tensión constante
sobre toda la estructura
poly1
Ángulos de 90º
Ángulos de 135º
Sin ángulos
TEMA - I
32
Técnicas de Layout
Layout de resistores
Convertidor D/A
Vj
Vj + 1
contactos
VDD
V1
R1
Rj + 1
Rj
Rj – 1
V2
R2
V3
VN – 1
RN – 1
Resistor
unitario
VN
RN
VN + 1
VS S
dummy
Estructura plegada (si es necesario) para reducir el efecto de gradientes
Contactos fuera del camino resistivo
Dos contactos por tab para compensar el efecto de un posible
desplazamiento de máscaras
TEMA - I
33

Tema - I Dispositivos pasivos integrados

Transcripción

Documentos relacionados

BASACOTE K-Max® 9M

1. ¿Qué debemos entender por planificación?