FPGAs - La Salle
Transcripción
FPGAs - La Salle
FPGAs – 1.0 Jordi Albó Canals : [email protected] EALS – Dpt. Electrònica OBJETIVOS - Empezar la línea de trabajo - Conocer el estado del arte sobre FPGAs - Conseguir una documentación correcta para futuros trabajos ÍNDICE INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA INTRODUCCIÓN DISEÑO Diseño de una aplicación: INTRODUCCIÓN Programa Software CONCLUSIONES Y BIBLIOGRAFÍA Lógica programable: FPGAs y MPGAs Células estándar: ASICs Complejidad Coste Prestaciones ESTUDIO DE MERCADO Flexibilidad LA FPGA Full-Custom 1 PLATAFORMA HW La selección de una plataforma de HW tiene que responder a la siguiente pregunta: INTRODUCCIÓN Cómo puedo conseguir las prestaciones deseadas al menor coste y que cumpla los requerimientos específicos? Coste: LA FPGA ESTUDIO DE MERCADO Requerimientos específicos: -Producción de la unidad -Costes de Ingeniería no recurrente -Costes implícitos en una salida tarde al mercado -Tamaño del sistema -Consumo del producto -Fiabilidad y mantenimiento Según tamaño de la información a procesar: CONCLUSIONES Y BIBLIOGRAFÍA -Microcontroladores -Pequeñas CPUs -DSPs -CPUs i Microcontroladores de gama alta -Dispositivos a medida: -FPGA -ASIC 2 EVOLUCIÓN Evolución de los dispositivos programables: INTRODUCCIÓN PROM PLD PLA CPLD FPGA LA FPGA 1.95X 1.97X 1.98X ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 3 CPLDs Estructura de una CPLD Bloque Lógico INTRODUCCIÓN LA FPGA Bloque Lógico ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA Matriz Conmutación Bloque Lógico Bloque Lógico Cada uno de los bloques lógicos equivale a una PLD & ' Retardos menores y más previsibles que las FPGA’s Menos flexibilidad 4 ASICs ASIC (Application Specific Integrated Circuit) Circuito integrado con tareas predefinidas INTRODUCCIÓN LA FPGA & - Alta velocidad - Menor consumo - Menor tamaño - Mejor protección del diseño - Mejor control de las entradas y salidas ' - Alta coste para producciones reducidas - Coste de NRE muy elevado - Largo tiempo de producción - Una vez hecho no se puede cambiar ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 5 Tipos de ASICs Full-Custom ASIC: Cada pista debe estar definida INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA & - Mejores prestaciones. - Menor tamaño. ' - Mayor tiempo de diseño ( slow time to market ). - Más complejo. - Mayor riesgo de fallo Voltages elevados, procesado analógico, dispositivos de comunicaciones digitales/analógicos y, transductores y sensores… Semi-Custom ASIC: Intentan minimizar los aspectos negativos del Full-Custom Get-Array ASIC:Arrays continuos de trts n y p- Dos tipos: Channelled y channelless Standard-Cell-Based ASIC: Bloques lógicos pre-definidos 6 FPGAs Por qué un FPGA? - Buen compromiso coste-prestaciones. Las ASIC son más caras. INTRODUCCIÓN - Tiempo de diseño corto: Time to market LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA - Coste de realización bajo: Bueno para prototipos Los años de una FPGA? 1 año de un perro equivale a 7 de una persona 1 año de una FPGA equivale a 15 de una persona 7 LA FPGA PARTES DE UNA FPGA - Array de bloques lógicos configurados mediante software - Bloques de E/S que rodean los bloques lógicos INTRODUCCIÓN - Interconexiones programables que enlazan los dos bloques anteriores LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 8 TIPOS DE FPGA MATRIZ SIMÉTRICA INTRODUCCIÓN Interconexión LA FPGA Bloque lógico ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 9 TIPOS DE FPGA BASADA EN CANALES INTRODUCCIÓN Canal de interconexión LA FPGA Bloque lógico ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 10 TIPOS DE FPGA PLD GERÁRQUICO INTRODUCCIÓN Interconexiones LA FPGA Bloque PLD ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 11 TIPOS DE FPGA MAR DE PUERTAS INTRODUCCIÓN Interconexiones sobre bloques lógicos LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 12 TIPOS DE FPGA SEGÚN BLOQUE LÓGICO Mux-based: INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 13 TIPOS DE FPGA SEGÚN BLOQUE LÓGICO Lut-based: Las entradas se utilizan para indexar una tabla de la verdad INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 14 PROGRAMACIÓN DE LA FPGA FORMAS DE PROGRAMACIÓN: -SRAM: INTRODUCCIÓN Cada vez que se conecta se configuran las conexiones. Rápida reconfiguración del sistema. Tamaño del chip muy elevado debido a la RAM. Puede ser reprogramada ilimitádamente. Necesita encriptación para evitar read back LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA -Antifuse: Se mantiene en estado de altaimpedancia, hasta que se programa en estado de baja impedancia. Sólo se puede programar una vez Más económica Inmune a las radiaciones -EPROM,E2PROM: FLASH Parecido al método de memorias. La configuración se guarda en el dispositivo.Encendido rápido. Multi-bit-key. -HÍBRIDO FLASH-SRAM 15 PROGRAMACIÓN DE LA FPGA INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 16 HDLs HARDWARE DESCRIPTION LENGUAGE: Lenguage de programación para HW INTRODUCCIÓN Describir mediante texto el comportamiento y la estructura del circuito Notaciones explícitas para tiempo y concurrencia LA FPGA Los progrmas que describen la conectividad de un circuito se llaman netlist (EDIF – Electronic Data Interchange Format) ESTUDIO DE MERCADO -VHDL : Europa, Japón y la mayoria de universidades del mundo CONCLUSIONES Y BIBLIOGRAFÍA -Verilog : Silicon Valley -ABEL (Advanced Boolean Equation Lenguage) 17 ESTUDIO DE MERCADO EMPRESAS QUE DISEÑAN FPGAs Achronix http://achronix.com/ Actel http://www.actel.com/ Agere http://www.agere.com/ Altera http://www.altera.com/ Atmel http://www.atmel.com/ INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA Cypress http://www.cypress.com/ 18 EMPRESAS QUE DISEÑAN FPGAs Lattice http://www.latticesemi.com/ QuickLogic http://www.quicklogic.com/ Xilinx http://www.xilinx.com/ INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 19 MERCADO DE LAS FPGAs Finales del 2005 Lideres del Mercado (dúopolio): INTRODUCCIÓN Xilinx Virtex-4 Spartan-3 LA FPGA ESTUDIO DE MERCADO Altera CONCLUSIONES Y BIBLIOGRAFÍA 2.006 Statrix II 90nm Cyclone II Low cost High-volume Statrix III 65nm Virtex-5 65nm 20 MERCADO DE LAS FPGAs INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 21 MERCADO DE LAS FPGAs INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 22 MERCADO DE LAS FPGAs INTRODUCCIÓN Actel LA FPGA ESTUDIO DE MERCADO Lattice CONCLUSIONES Y BIBLIOGRAFÍA QuickLogic Axcelerator Antifuse-bajo coste Axcelerator Flash Fusion Line Compatibilidad analógica Low-cost FPGAs ASSPs Aplicaciones para wireless PolarPro Ultra-low-power FPGAs 23 EMPRESAS 2.006 FPGAs a velocidad de Ghz Mathstar http://www.mathstar.com/ Líder en FPOA INTRODUCCIÓN Tabula http://www.tabula.com/ LA FPGA Chips de propósitos generales Ambric RPAs http://www.ambric.com/ Stretch ESTUDIO DE MERCADO http://www.stretchinc.com/ Velogix http://www.velogix.com/ CONCLUSIONES Y BIBLIOGRAFÍA FPGA + Procesador Desarrollo de FPGAs de altas prestaciones Cradle MDSPs http://www.cradle.com/ ElementCXI http://www.elementcxi.com/ Achronix http://achronix.com/ Tecnologia CXI More information comming soon !! ULTRA-FPGAs EXTREME-FPGAs 24 FPOA ARQUITECTURA Funciona mediante objetos silicon. INTRODUCCIÓN Array: DataPath(16bits)-ControlPath(5bits) LA FPGA Dos áreas: El nucleo y la periferia Objetos del núcleo hasta 1Ghz ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA -ALU (Arithmetic Logic Unit) -MAC (Multiply Acumulator) -RF (Register File) Objetos de la periferia para: RAM I/O -RAM Interna -Comunicación con RAM externa -Propósito general I/O 25 FPOA ARQUITECTURA Comunicación entre objetos Silicon de dos formas: INTRODUCCIÓN 1-Nearest Neighbor Connection Latencia 0. 2-Party Line Connection LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA Permite connectividad Pipeline. 1 clk cycle → 3 S.O. (1Ghz) -S.O. cambian los patrones de comunicación con base de tiempo=clk. -Memoria para 8 instrucciones (control/comunicación) por ALU. -Las instrucciones se cargan al encender i pueden ser modificadas por el host system. -El ControlPath guia las instrucciones mientras hay envío de datos a través del DataPath(16bits). -Las instrucciones unen el control y el data Path 26 FPOA ARQUITECTURA Inicialización y control de la FPOA INTRODUCCIÓN Hay tres interfaces involucradas: LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA 1-El controlador de la PROM supervisa el proceso de carga y inicialización de la FPOA 2-El controlador de JTAG da una alternativa para cargar la configuración de la FPOA i proporciona acceso a memoria tal como IRAM, para realizar debugging. 3-El objeto de control puede ser utilizado para para el clock del núcleo.Contiene un PLL, que multiplica un clock externo para generar el clock del núcleo 27 RPA QUÉ ES? Reconfigurable Processing Arrays Multi-core INTRODUCCIÓN -Pocos prcesadores -Memoria compartida -Bus compartido LA FPGA ESTUDIO DE MERCADO TIPOS DE RPAs RPAs -Centenares de unidades de procesamiento punto a punto: procesadores completos, ALUs,máquinas de estado, memorias distribuidas… -Reconfigurabilidad estática y dinámica de las conexiones. SIMD MIMD CONCLUSIONES Y BIBLIOGRAFÍA LAS RPAs EN EL MERCADO 28 RPA SIMD (Simple Instruction Multiple Data) INTRODUCCIÓN LA FPGA -Un único flujo o pocos de instrucciones -Útil para filtros simples de DSPs -Procesado de vectores. -Procesado de vídeo (H.264) en aplicaciones de red ESTUDIO DE MERCADO MIMD (Multiple Instruction Multiple Data) CONCLUSIONES Y BIBLIOGRAFÍA -Cada procesador tiene su flujo paralelo de sus datos -Útil para diversidad de estructuras de datos, no sólo vectores, de distintos tipos y formas 29 SOLUCIÓN STRETCH COMBINACIÓN DE FPGA + PROCESADOR INTRODUCCIÓN LA FPGA VIDEO ESTUDIO DE MERCADO WIRELESS CONCLUSIONES Y BIBLIOGRAFÍA BIOMETRICS 30 SOLUCIÓN CRADLE MULTI-CORE DSPs Mercado Multimedia: INTRODUCCIÓN Otros productos: Cell-based ASIC: -Coste de desarrollo elevado -Diseños extensos y complejos Structured ASIC: -Más tamaño → más coste -Requerimientos para soporte de memorias complicados -Difícil de pre-definir partes principales del ASIC estructurado de forma efectiva FPGA: -Coste elevado por unidad -Inviable enlazar características-tamaño-disipación de energía DSPs de propósito general: -4 equivalen a un MDSP LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA -Optimización de coste -Alta versatibilidad 31 COMPARATIVA KITS EVALUACIÓN - XILINX HW-V5-ML501-UNI-G V5, ML501 EVAL PLATFORM, UNI, ROHS- 995$ - XILINX: DO-SP3E1600E-DK-UNI-G INTRODUCCIÓN 595$ - ALTERA: NIOS II KIT W/STRATIX II EP2S60N LA FPGA 995$ - ALTERA: NIOS II KIT W/CYCLONE II EP2C35N ESTUDIO DE MERCADO 995$ -Actel: Axcelerator Starter kit CONCLUSIONES Y BIBLIOGRAFÍA AX250-PQ208 ANTIFUSE FPGA – 500Mhz internal operation 249$ a 695$ -Actel: Fusion starter kit EL kit incluye: AFS600-FG256 soldado en la placa de prueba, FlashPro3, Libero IDE Gold, Guia de Usuario, cable de programación, fuente de alimentación i esquemas. 1330$ 32 CONCLUSIONES Y BIBLIOGRAFÍA CONCLUSIONES - Generalización del término FPGA (Símil con la tecnología 4G) INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA - El modelo de FPGA depende de: Aplicación, formato de la información a tratar y las especificaciones técnicas. - El procedimiento de diseño debe ser: - HDL. - Simulación (diagrama de tiempos, ocupación, consumo…). - Prueba en una placa de avaluación. - Implementación de una placa específica. 33 CONCLUSIONES INTRODUCCIÓN LA FPGA ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA -El tipo de dispositivos que domina el mercado tienen: -Bloque lógico LUT (3,4 entradas) -Configuración via SRAM -Arquitectura tipo matriz simétrica -Razones: -LUTs simplifican las herramientas de síntesis lógicas -Las SRAM permiten innumerables reconfiguraciones -Matriz simétrica tiene mayores recursos de conexionado -A nivel industrial la solución de Actel tiene mucho mercado -Principales fabricantes: 34 BIBLIOGRAFÍA Libros - [Wiley] Synthesis of Arithmetic Circuits - FPGA, ASIC and Embedded Systems (2006) DDU INTRODUCCIÓN - ASIC FPGA.Verification-Guide.to.Component.Modeling - 2005 - FPGA Express VHDL Reference Manual, May 1999 LA FPGA - The Design Warrior’s Guide to FPGAs, Clive Maxfield isbn: 0750676043 - Filed-Programmable Gate Arrays –S. D.Brown, R.J.Francis,J. Rose. Z.G.Vranesic.Klwer Academic Publishers ESTUDIO DE MERCADO CONCLUSIONES Y BIBLIOGRAFÍA Artículos - Electronics - Digital - CPLD and FPGA - B. Zeilman - An Introduction to FPGA Design - ASIC et composants à réseaux logiques programmables:PAL,PLD,CPLD,FPGA Denis Rebasté, IUFM d’AIX-MARSEILLE - Tale of tools, Review 2005, FPGA and STRUCTURED ASIC JOURNAL - EE Times: Startup defines next-generation FPGA,David Bursky 18/09/2006 - How Programmable Logic Works, Michel Barr, 1999 35