AVALUACIÓ DE L`IMPACTE DE L

Transcripción

Assignatures
http://schubert.upc.es/upc/doctorat/Assignat.nsf/2...06d6/da075efb68768aeec1256b3700418c7b?OpenDocument
Ajuda
Curs
Els camps marcats amb són obligatoris
Contingut anterior:
Qui pot modificar:
Qui pot consultar:
CARME PENYAS
ROBERT PEREZ
[ac]
16040
Codi:
Títol curt:
AVALUACIÓ DE L'IMPACTE DE LA TECNOLOGIA A LA MICRO-ARQUITECT
Nom:
Català
AVALUACIÓ DE L'IMPACTE DE LA TECNOLOGIA A LA MICROARQUITECTURA
Castellano
EVALUACIÓN DEL IMPACTO DE LA TECNOLOGÍA EN LA MICRO-ARQUITECTURA
English
EVALUATING THE IMPACT OF TECHNOLOGY ON MICRO-ARCHITECTURE
Nom del programa de doctorat:
ARQUITECTURA I TECNOLOGIA DE COMPUTADORS
Departament responsable:
ARQUITECTURA DE COMPUTADORS
Caràcter:
Optatiu
Idioma de docència:
català, castellà
Curs acadèmic d'impartició:
2002/03, 2003/04
Nombre de crèdits:...................
(1 crèdit = 10 hores lectives)
Tipus de crèdits:
1
Tipus:
Continguts fonamentals
4
En cas d'impartició durant el curs acadèmic 2002/03, indicar el quadrimestre:
Primer quadrimestre
Límit de places per estudiants externs al programa:
Sense limitació
Nombre de places:
Descripció / Temari (entre 70 i 100 paraules):
Català
1 of 5
1/8/02 1:09 PM
Assignatures
L'objectiu final d'aquest curs és introduir tècniques per validar noves idees en l'àmbit de la microarquitectura tenint en compte
l'impacte de la implementació quan s'usen tecnologies VLSI.
En el procés de disseny d'una nova proposta arquitectònica és imprescindible poder obtenir estimacions fiables del seu comportament
(rendiment, temps de cicle, àrea, consum) sense haver d'avaluar, comparar i validar les diferents propostes abans de triar-ne una.
A partir de la visió en alt nivell de la microarquitectura proporcionada pel dissenyador i amb l'assistència d'algunes eines
semiautomàtiques (simuladors, eines CAD) es procedeix a:
- Modelar, amb el detall necessari, un circuit que implementi els components de la microarquitectura.
- Presentar diferents tècniques per avaluar aspectes com:
- El camí crític d'un circuit i la seva relació amb el temps de cicle.
- El nivell d'activitat en cada cicle i la seva relació amb el consum.
- L'àrea i la seva relació amb la distribució del senyal del rellotge, etc.
L'estructura del curs és teorico-pràctica. Cadascun dels estudiants haurà d'aplicar els coneixements impartits en l'avaluació d'una
proposta arquitectònica concreta per implementar el processador DLX. Els conceptes teòrics necessaris per a l'avaluació dels sistemes
s'aniran presentant a mesura que facin falta. No fan falta coneixements de VLSI previs.
Temari
0. Introducció al processador DLX.
- Arquitectura del processador
- Descripcio en llenguatge VHDL
- Eines per l?avaluació del processador
1. Avaluació del temps de cicle.
- Temps de propagació en un circuit VLSI.
- Extracció dels camins crítics d'una arquitectura.
- Simulació elèctrica dependent de la tecnologia.
- Determinació del temps de cicle.
2. Àrea d'un circuit.
- Les dimensions del transistor.
- Extrapolació a blocs bàsics.
- Floorplaning o l'art d'utilitzar el silici.
3. Distribució del rellotge.
- L'skew en un sistema síncron.
- Tècniques per reduir l'skew a nivell d'arquitectura.
- Circuits dedicats a distribuir el rellotge.
4. Consum.
- Com consumeix l'energia un circuit?
- Capacitat equivalent d'un bloc bàsic.
- Anàlisi de l'activitat en una arquitectura.
- Tècniques per reduir l'activitat: gate-clocking.
5. Implementació i anàlisi dels components principals d'un microprocessador
segmentat amb execució super-escalar i ordenació dinàmica d'instruccions.
- Memòria cache
- Cerca d'instruccions
- Predictors
- Reanomenament de registres
- Cua d'instruccions
- Selecció i iniciació d'instruccions
Castellano
2 of 5
1/8/02 1:09 PM
Assignatures
El objetivo final de este curso es introducir técnicas para validar nuevas ideas a nivel de micro-arquitectura teniendo en cuenta el
impacto de la implementación usando tecnologías VLSI.
Durante el proceso de diseño de una nueva propuesta arquitectónica es imprescindible poder obtener estimaciones fiables de su
comportamiento (rendimiento, tiempo de ciclo, área, consumo) sin tener que completar la implementación del sistema. De esta forma
se pueden evaluar, comparar y validar distintas propuestas antes de seleccionar una de ellas.
A partir de la visión de alto nivel de la micro-arquitectura proporcionada por el diseñador y con la ayuda de algunas herramientas
semi-automáticas (simuladores y herramientas de CAD) se procede a:
(a) modelar, con el suficiente detalle, un circuito que implementa los componentes de la micro-arquitectura.
(b) presentar diversas técnicas para evaluar aspectos como:
- el camino crítico de un circuito y su relación con el tiempo de ciclo,
- el nivel de actividad en cada ciclo y su relación con el consumo,
- el área y su relación con la distribución de la señal de reloj, etc.
La estructura del curso es teórico-práctica. Cada estudiante deberá
aplicar los conocimientos impartidos en la evaluación de una determinada
propuesta arquitectónica concreta para implementar el procesador DLX. Los conceptos teóricos requeridos para la evaluación de los
sistemas se introducirán a medida que sean requeridos. No se requieren conocimientos de VLSI previos.
Índice
0. Introducción al procesador DLX.
- Arquitectura del procesador
- Descripción en lenguaje VHDL
- Herramientas para la evaluación del procesador
1. Evaluación del tiempo de ciclo.
- Tiempo de propagación en un circuito VLSI.
- Extracción de los caminos críticos de una arquitectura.
- Simulación eléctrica dependiente de la tecnología.
- Determinación del tiempo de ciclo.
2. Área de un circuito.
- El tamaño de un transistor.
- Extrapolación a bloques básicos.
- Floorplanning o el arte de utilizar el silicio.
3. Distribución del reloj.
- El skew en un sistema síncrono.
- Técnicas para reducir el skew a nivel arquitectónico.
- Circuitos dedicados a la distribución del reloj.
4. Consumo.
- Como consume la energía un circuito?
- Capacidad equivalente de un bloque básico.
- Análisis de la actividad en una arquitectura.
- Técnicas para reducir la actividad: gate-clocking.
5. Implementación y análisis de los componentes principales de un
microprocessador segmentado con ejecución superescalar y ordenación
dinámica de instrucciones.
- Memoria cache
- Búsqueda de instrucciones
- Predictores
- Renombrado de registros
- Cola de instrucciones
- Selección e iniciación de instrucciones
- Otros componentes específicos
English
3 of 5
1/8/02 1:09 PM
Assignatures
The goal of this course is to introduce techniques to validate new micro-architecture ideas taking into account the implementation
impact using VLSI technology.
During the design process of a new micro-architecture idea it is mandatory to be able to approximate its behavior (performance, cycle
time, area, power) without having to go to the implementation level. In this way it is possible to evaluate, compare and validate
different proposals before choosing between them.
Starting from the high level vision of the micro-architecture provided by the designer and with the help of some semi-automatic tools
(simulators and CAD tools) we proceed to:
(a) generate a model, detailed enough, of a circuit that implements the components of the micro-architecture.
(b) introduce several techniques to evaluate feature like:
- the critical path of a circuit and its relation with the cycle time,
- the activity level at every cycle and its impact on the power consumption,
- the area and its interaction with the clock distribution, etc.
The course has a strong "hands on" component. Every student will apply the tough knowledge in the evaluation of a given
micro-architecture proposal for the implementation of a DLX processor. The theoretical concepts required for the evaluation of the
proposed systems will be presented when necessary. No previous knowledge of VLSI is required.
Index
0. Introduction to the DLX processor.
- Architectura of the processor
- VHDL description
- Tools for the evaluation of the processor
1. Cycle time evaluation.
- Propagation delay in a VLSI circuit.
- Critical path extraction of a given micro-architecture.
- Technology dependent electrical simulation.
- Cycle time computation.
2. Area of a circuit.
- Transistor size.
- Extrapolation to basic blocks.
- Floorplanning or the art of silicon use.
3. Clock distribution.
- Skew in synchronous systems.
- Microarquitecture techniques to reduce clock skew.
- Circuits for clock distribution.
4. Power consumption.
- How is energy consumed in a circuit?
- Equivalent capacity of a basic block.
- Activity analysis in a given micro-architecture.
- Activity reduction techniques: gate-clocking.
5. Implementation and analysis of the main components of a pipelined
microprocessor with superscalar execution and dynamic ordering of
instructions.
- Cache memory
- Instruction fetch
- Predictors
- Register renaming
- Instruction queue
- Instruction selection and wake-up
- Other specific components
Responsable/s
JUAN HORMIGO, ANTONIO
PASTOR LLORENS, ENRIC
4 of 5
1/8/02 1:09 PM
Assignatures
Bibliografia
Advanced Computer Architecture A Design Space Approach
D. Sima, T. Fountain, P. Kacsuk
Addison-Wesley, 1997
Complexity-Effective Superscalar Processors
Subbarao Palacharla, Norman P. Jouppi, J. E. Smith
24th Int. Symp. on Computer Architecture, June 1997
Computer Architecture. A Quantitative Approach
J. Hennessy and D. Patterson
Morgan Kaufmann Publishers, 1996, 2nd. Edition
ISBN 1-55860-329-8
Logical Effort, Designing fast CMOS circuits
I. Sutherland, B. Sproull, D. Harris
Morgan Kaufmann Publishers, 1999
ISBN 1-55860-557-6
Superscalar microprocessor design
M. Johnson
Prentice Hall, 1990
5 of 5
1/8/02 1:09 PM

AVALUACIÓ DE L`IMPACTE DE L

Transcripción

Documentos relacionados

Válvula de protección de doble circuito 434 700 - inform.wabco

Cartel Arthur Konnerth_27 junio